


概述

CD9028GO 是一种红外遥控发射大规模集成电路，适用于 TV、VCR、VCD、CD 等各种家电中。本电路基于 4 位微控制器，发射码由编程所得。

功能特点

- 低电压工作：2.0V~4.0V
- 低功耗：不大于 1μA (Hold 模式)
- ROM 容量：768×8bit
- RAM 容量：16×4bit
- 指令：44 条
- 定时计数器：10~15 bit
- I/O 端口：
 - I/O：2 端口(8 端子)
 - 输入：1 端口(4 端子)
 - 输出：1 端口(3 端子)
 - (包括大电流输出)
- 载波频率：fosc/12, fosc/8
fosc/24, fosc/16 (掩膜可选)
- 振荡频率：400~800 kHz
- 指令执行时间：11μs (455kHz)
- 封装：SOP20 及 DIP20


管脚排列图



管脚说明

管脚号	符号	管脚名	功能
1	VSS	地	V _{DD} = 2.0~4.0 V, 3V(典型值)
20	VDD	电源	
2	\overline{XT}	振荡输出	管脚与外接谐振器相连，连接带电容的陶瓷振荡器，内部有反馈电阻。
3	XT	振荡输入	
4	\overline{RST}	复位输入	复位信号输入端，“L”信号持续需大于三个指令周期。
5~8	P00~P03	输入端口 P0	4 位输入端口，内有下拉电阻。
9~12	P10~P13	I/O 端口 P1	4 位带锁存的 I/O 端口，输入/输出模式由[MOV AP] 指令定义，内有下拉电阻。
13~16	P20~P23	I/O 端口 P2	
17	P51	输出端口 P51	P 管开漏输出端口。
18	P52	输出端口 P52	大电流输出端口，驱动指示 LED。
19	P53	输出端口 P53	大电流输出端口，驱动红外 LED。

功能框图



功能说明

1 结构

- 1) 程序计数器(PC)
 - 2) 存储寄存器(MBR)
 - 3) 堆栈寄存器(STACK)
 - 4) 数据计数器(DC)
 - 5) 程序存储器 (ROM)
 - 6) L 寄存器(LR)
 - 7) 数据存储器(RAM)
 - 8) 运算逻辑单元 ALU, 累加器(ACC)
 - 9) 标志位
 - 10) 时钟发生器, 时序发生器
 - 11) I/O 端口
 - a. 端口寄存器 (PR)
 - b. 指令寄存器(CR)
 - 12) 定时计数器
 - a. 定时寄存器 (TR)
 - b. 定时计数器输出
 - c. 监视定时器输出
 - 13) 保持控制电路
 - 14) 复位电路
- 以下就上述部分硬件配置和操作的实现作以描述。

2 内部 CPU 功能

1) 程序计数器(PC)

程序计数器是一个 10 位的二进制计数器,用来保存将要执行的指令的地址。对每个取指令,程序计数器自动加 1。当执行转移指令和分支指令时,将被设置成表格 2-1 中指定的值。程序计数器初始化为 0。




图 2-1. 程序存储器结构

表格 2-1 程序计数器的条件值

指令或操作	条 件		程 序 计 数 器 (PC)								
			页 分 配				页 地 址 说 明				
			Pc9	Pc8	Pc7	Pc6	Pc5	Pc4	Pc3	Pc2	Pc1
LD MBR, #k + BSS a	SF=1 (满足分支条件)		程序页面寄存器内容				BSS 命令直接确定的值				
	SF=0 (不满足分支条件)						+2				
BSS a	SF=1	低 6 位地址不满足 1 1 1 1 1 1	不 变				指令直接指定的值				
		低 6 位地址满足 1 1 1 1 1 1	+ 1				指令直接指定的值				
	SF=0						+ 1				
CALLS a	—		0	0	0	0	0	命令直接指定的值			0
RET	—		堆栈恢复的值								
其它指令	—		+1								
Reset	—		0	0	0	0	0	0	0	0	0

2) 程序页面寄存器 (MBR)

程序页面寄存器是一个 4 位的只写寄存器，当程序存储寄存器中任何一个地方出现转移，程序页面寄存器保存页面内容(程序计数器的高 4 位)。

3) 堆栈寄存器 (STACK)

堆栈寄存器是一个 10 位的寄存器，当[CALLS a]指令被执行时，堆栈寄存器保存跳转前的 PC 计数器的内容作为返回地址。

子程序只有一层可用，当出现两个调用指令时，第一个返回地址被覆盖，第二个返回地址放到堆栈寄存器，程序从子程序返回时，执行[RET]指令，使堆栈寄存器内容恢复到程序计数器。

4) 数据计数器 (DC)

当 ROM 中固定数据被读出时，数据计数器用作确定 4 位地址码。

在传输数据加入累加器时，数据计数器可以实现增量和减量功能，可以用作为通用寄存器。数据表格中的固定数据可以通过查表指令读出。

数据表格的查表指令执行时，ROM 地址的高 6 位为 101111，低 4 位是数据计数器的内容，这些位指定固定数据在程序寄存器最后的 16 个字节 (地址 2F0~2FF)。

5) 程序存储器 (ROM)

程序存储器放置程序和固定数据。下一条执行指令读出地址是由程序计数器表明。

地址为 300~3FFH 的物理程序存储器不存在，当在这个区域读程序时，7FH (NOP 指令) 被读出。




图 2-2. 程序存储器结构

6) L 寄存器 (LR)

L 寄存器是 4 位的寄存器，它用作数据寄存器 (RAM) 的地址指针，也可以用作通用寄存器。

7) 数据存储器 (RAM):

数据存储器存储用户处理的数据。

有两个数据存储器的模式，一个是间接寻址寄存器模式，L 寄存器确定它的地址；另一个是直接寻址寄存器模式，指令的低 3 位直接指定地址。

图 2-3 表示 L 寄存器和数据存储器的结构。

数据存储器的内容在复位时是随机的，初始化设置应用初始化例行程序。




图 2-3. L 寄存器和数据存储结构

8) ALU (算术逻辑单元) 及累加器

a. ALU 是执行多种 4 位二进制数据操作的电路。




图 2-4. ALU 和标志位

注: Cin 表明进位输入由指令决定

ALU 执行符合指令的操作，输出结果 (4 位)、进位数据 (C) 和零检测数据 (Z)。

b. 累加器(ACC): 累加器是 4 位的寄存器，用来存储源数据和结果。




图 2-5. 累加器

9) 标志 (FLAG)

两种标志:

a. 进位标志 (CF)

b. 状态标志 (SF)

设置和清除对应于指令指定的状态，状态标志在初始化时设置为 1。

10) 时钟发生器、定时发生器

a. 时钟发生器

时钟发生器是产生基本的时钟脉冲作为系统时钟的基础，提供给 CPU 的电路。将振荡器时钟发生器在待机模式时停止振荡。通过外谐振器很容易产生基本时钟 (CP)，它还可以以外部振荡器输入，输入到 XT 引脚的时钟作为基本时钟。




图 2-6. 振荡器

b. 定时发生器

定时发生器是用基本时钟产生各种系统时钟给 CPU 和外围硬件的电路




图 2-7. 时钟发生器和定时发生器的结构

c. 指令周期

指令和内部硬件操作和基本时钟信号同步执行。指令执行系统最小的单位为叫指令周期。一个指令周期由 5 种状态组成 (s0--s4)，每种状态由一个基本的时钟组成。因此指令周期时间为 $5/f_c$ 。

3 外围电路

1) 端口

以下功能执行时使用 I/O 指令 (4 字节):

键扫描、传输信号输出、传输显示输出、内部电路控制。

以下列出 2 种类型端口的系统特征，地址 (00~05H) 分配给这些端口:

① I/O: 键扫描，传输信号输出，传输显示输出。

② 命令寄存器: 内部电路控制。

用 I/O 命令指定端口地址来选择端口，端口寄存器控制可编程 I/O 端口的输入和输出。

a. 端口寄存器 (PR)

端口寄存器是 4 位只写寄存器，用来程序选择 I/O 端口的输入和输出模式。但在 Hold 期间的输入或输出的方式，只能由掩膜选择。




图 3-1. 用于端口寄存器的可编程 I/O 端口控制

b. I/O 端口

CD9028GO 共有 4 个 I/O 端口，共 15 个管脚：

- ① 端口 P0: 4 位输入。
- ② 端口 P1.P2: 4 位可编程输入/输出。
- ③ 端口 P3: 3 位输出 (P52 和 P53 为大电流输出)。

i 端口 P0 (P00~P03)

端口 P0 是 4 位输入端口，所有管脚都有保持方式取消功能。

ii 端口 P1 (P13~P10)、P2 (P23~P20)

端口 P1、P2 是带有锁存器的 4 位可编程 I/O 端口，输入/输出可由程序选择 (8 种类型)。

锁存器初始化为 1。

端口可以掩膜选择在保持方式期间转换到输入模式，从而具有保持模式取消功能。

P0 端口(端口地址 IP00)			
3	2	1	0
P03	P02	P01	P00
HCAN03	HCAN02	HCAN01	HCAN00

P1 端口(端口地址 OP01/IP01)			
3	2	1	0
P13	P12	P11	P10
HCAN13	HCAN12	HCAN11	HCAN10

P2 端口(端口地址 OP02/IP02)			
3	2	1	0
P23	P22	P21	P20
HCAN23	HCAN22	HCAN21	HCAN20

图 3-2. 端口 P1、P2 和 P3

iii P5 (P53~P51) 端口

P5 端口是带有锁存器的 3 位输出端口：

P51 为 P 管开漏输出，可掩膜选择作为推挽输出。初始化锁存器为 0。

P52 为大电流输出口，可用来驱动发射显示 LED，初始化输出锁存器设置为 1。

P53 为大电流输出口，可用来驱动红外发射 LED。输出锁存器设置为 1，则输出频率为 $f_{osc}/12$ （占空比为 1/3）或 $f_{osc}/8$ （占空比为 1/2）的载波。可掩膜选择频率为 $f_{osc}/24$ （占空比为 1/3）或 $f_{osc}/16$ （占空比为 1/2）的载波。载波频率（占空比）可通过指令寄存器选择，初始化锁存器为 0。

端口 P5 的最低位（P50）是用来选择从 P53 输出的副载波的频率（占空比），初始化输出锁存器设置为 0。

虽然端口 P5 是输出端口，但当一个输入指令被执行时，P5 可读出定时器/计数器输出（IT3~IT0）。

P5 端口，命令寄存器（端口地址 OP05）和定时/计数器输（端口地址 IP05）：




图 3-3. P5 端口

2) 定时/计数器

定时/计数器是 17 级二进制计数器用来驱动基本时钟。它输出一周期脉冲，此脉冲选自 step10 和 step15。

定时/计数器用途如下：

执行定时复位指令（TMRST）和保持方式取消时，定时/计数器复位清零。

- ① 定时发生脉冲 $f_c/2^{10} \sim f_c/2^{15}$ Hz。
- ② 看门狗定时器
- ③ 预备定时器

- a. 定时寄存器 (TR)
 定时寄存器是 4bit 只写寄存器，定时状态读出时，选择此方式。
 定时寄存器初始化为 0。




图 3-4. 定时/计数器输出模式控制

- b. 定时计数器输出 (IT3~IT0)
 定时计数器复位清零，基本时钟信号每输入一次，定时计数器从 0 开始加 1。定时计数器通过 P5 端口输入指令 [IN%5, A]和 [IN%IP05, LR]将定时计数器的转换值传送到累加器或数据存储器，复位时 1 被读出 (减量)。




图 3-5. 定时计数器输出

c. 看门狗定时器输出

看门狗定时输出脉冲周期为 $2^{16}/f_c$ (s)。在定时器溢出前，没有复位该定时器，则溢出时，CD9028GO 认为 CPU 运行出错，将复位 CPU。

4 低功耗操作

CD9028GO 具有低功耗运行模式，即保持模式。

1) 保持模式

保持功能实现停止系统操作和保持停止前瞬间的内部状态。

保持功能是由端口具有保持模式取消功能和保持指令[HOLD]控制，具有保持取消功能的端口是 P00~P03 和 P10~P13。P20~P23 (HCAN 管脚) 在保持方式期间可转换和选择输入方式。

a. 保持模式

保持模式通过保持指令[HOLD]起动，持续时间与 HCAN 管脚保持在低电平的时间相同。

以下是保持模式期间的内部状态：

- i 振荡停止，内部操作停止。
- ii 定时计数器清零。
- iii 数据存储寄存器、寄存器、端口锁存器维持进入保持方式前瞬间状态。(状态标志设置为 1)
- iv 程序计数器在保持指令后，保持 2 地址 (保持模式取消后，继续执行保持指令后面的指令。)

b. 保持模式取消

在保持模式期间高电平输入到 HCAN 管脚时，保持模式取消，进入正常操作模式。

保持方式按以下顺序取消：

- i 振荡器起振。
- ii 预备期间要求振荡稳定，内部操作在预备期间仍然停止，预备时间为 $2^{11}/f_c$ (秒)。
- iii 预备时间完毕后，继续执行保持指令后面的指令

注：主时钟由间隔定时器分频，如果在保持模式取消后振荡频率不稳定，则预备时间与上面提到的时间不一致，因此，预备时间有偏差。

设置 RST 管脚为低电平也能取消保持模式，这种情况下，复位操作立即执行，由于正常操作在复位操作被取消的同时开始执行，RST 必须在预备期间保持低电平，直至振荡稳定。

如果 HCAN 管脚输入高电平，执行保持指令非但不能进入保持状态，反而会马上进入取消时序 (预备)，此时预备时间是一个在 $0 \sim 2^{11}/f_c$ (秒)期间不定值。因此，当保持命令被执行时，HCAN 必须输入低电平。

5 复位

如果 RST 在低电平持续时间超过了 3 个最小指令周期 (15 个基本时钟) 而供给电压在允许范围内，振荡又不稳定，则系统复位，内部状态初始化。

RST 处于高电平时，复位操作被取消，在起始地址 000H 处执行程序。

复位后数据初时状况

数据硬件	数据值	数据硬件	数据值
程序计数器(PC)	000H	输出锁存器 (I/O 端口)	参照 I/O 电路说明
状态标志(SF)	1		
端口寄存器(PR)	0000B		

表 5.1 复位后数据的初时状况

指令表 1

功能	指令		目标代码		操作	标志		周期	
			二进制	十六进制		CF	SF		
传送	LD	A, @LR	0000	0110	06	Acc←RAM[LR]	—	1	1
	LD	A, x	1001	0xxx	90+x	Acc←RAM[x]	—	1	2
	LDL	A, @DC	0110	0111	67	Acc←ROM[DC]L	—	1	2
	LDH	A, @DC	0110	0110	66	Acc←ROM[DC]H	—	1	2
	ST	A, @LR	0111	0110	76	RAM[LR]←Acc	—	1	1
	ST	#k, @LR	0011	kkkk	3k	RAM[LR]←k	—	1	1
	ST	A, x	1001	1xxx	98+x	RAM[x]←Acc	—	1	2
	LD	A, #k	0001	kkkk	1k	Acc←k	—	1	1
	LD	L, #k	0010	kkkk	2k	LR←k	—	1	1
	MOV	L, A	0000	1111	0F	Acc←LR	—	1	1
	MOV	A, L	0000	1100	0C	LR←Acc	—	1	1
	MOV	D, A	0000	1110	0E	Acc←DC	—	1	1
	MOV	A, D	0000	1101	0D	DC←Acc	—	1	1
	MOV	A, P	0111	1110	7E	PR←Acc	—	1	1
	MOV	A, T	1000	1010	8A	TC←Acc	—	1	1
输入 输出	IN	%P, A	0110	0ppp	60+p	Acc←PORT[p]	—	\bar{Z}	2
	IN	%P, @LR	0110	1ppp	68+p	RAM[LR]←PORT[p]	—	\bar{Z}	2
	OUT	A, %P	0111	0ppp	70+p	PORT[p]←Acc	—	1	2
	OUT	@LR, %P	0111	1ppp	78+p	PORT[p]←RAM[LR]	—	1	2
算术 与逻辑 操作指 令	ADD	A, @LR	0000	0011	03	Acc←Acc+RAM[LR]	—	\bar{C}	1
	ADDC	A, @LR	0000	0100	04	Acc←Acc+RAM[LR]+CF	C	\bar{C}	1
	ADD	A, #k	0100	kkkk	4k	Acc←Acc+k	—	\bar{C}	1
	ADD	L, #k	0101	kkkk	5k	LR←LR+k	—	\bar{C}	2
	SUBRC	A, @LR	0000	0101	05	Acc←RAM[LR]-Acc- \bar{C}	C	C	1
	INC	@LR	0000	1001	09	RAM[LR]←RAM[LR]+1	—	\bar{C}	1
	DEC	@LR	0000	1000	08	RAM[LR]←RAM[LR]-1	—	C	1
	INC	D	0000	1011	0B	DC←DC+1	—	\bar{C}	1
	DEC	D	0000	1010	0A	DC←DC-1	—	C	1
	AND	A, @LR	0000	0000	00	Acc←Acc∧RAM[LR]	—	\bar{Z}	1
	OR	A, @LR	0000	0001	01	Acc←Acc∨RAM[LR]	—	\bar{Z}	1
XOR	A, @LR	0000	0010	02	Acc←Acc⊕RAM[LR]	—	\bar{Z}	1	
位 操作	CLR	@LR, b	1000	01bb	84+b	RAM[LR] b←0	—	1	2
	SET	@LR, b	1000	00bb	80+b	RAM[LR] b←1	—	1	2
	TEST	@LR, ,b	1000	11bb	8c +b	SF← $\overline{\text{RAM[LR]b}}$	—	*	2
标志 操作	CLR	CF	1000	1011	8B	CF←0	0	1	2
	SET	CF	1000	1001	89	CF←1	1	1	2
	TEST	CF	0111	0111	77	SF←CF	—	*	1
转移	BSS	a	11dd	dddd	C0+d	如 SF=1 则 PC←a, 其余无效, a=PC ₉₋₆ d	—	1	2
	LD	MBR, #k	1011	kkkk	Bk	MBR←k	—	—	1

指令表 2

功能	指令	目标代码		操作	标志		周期	
		二进制	十六进制		CF	SF		
子程序	CALLS a	1010	mnnn	An	STACK←PC, P←Ca, a=2n (n=1~15)	—	—	2
	RET	0110	1110	6E	PC← STACK	—	—	2
CPU 控制	HOLD	0000	0111	07	保持	—	1	1
	NOP	0111	1111	7F	无操作	—	—	1
定时 计数器 控制	TMRST	1000	1000	88	复位定时计数器	—	—	1

注 1: C: 对于加法最高位有进位, 对减法最高位不借位时, C=1。

Z: 当传输至累加器或 RAM 为 0000B 时, 零检测数据为 1

*: 由操作设定的值。

—: 不改变标志

注 2: PC 为将要执行的指令后一条指令的地址。

指令码图

低 高	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	AND A, @LR	OR A, @LR	XOR A, @LR	ADD A, @LR	ADDC A, @LR	SUBRC A, @LR	LD A, @LR	HOLD	DEC @LR	INC @LR	DECD	INCD	MOV A, L	MOV A, D	MOV D, A	MOV L, A
1	LD A, #k															
2	LD L, #k															
3	ST #K, @LR															
4	ADD A, #k															
5	ADD L, #k*															
6	IN %p, A*						LDH A, @DC*	LDL A, @DC*	IN %p, @LR*						RET*	
7	OUT A, %p*						ST A, @LR	TESTP CF	OUT @LR, %p*						MOV A, P	NOP
8	SET @LR, b*				CLR @HL, b*				TMR ST	SET CF*	MOV A, P	CLR CF*	TEST @LR, b*			
9	LD A, x*								ST A, x*							
A	CALL a*															
B	LD MBR, #k															
C	BSS a*															
D																
E																
F																

注 1: 空白为没使用。

注 2: *为双周期指令, 其余为单周期指令。

极限参数

项 目	符 号	额 定 值	单 位
电 源 电 压	V_{DD}	-0.3~5.0	V
输 入 电 压	V_{IN}	$V_{SS}-0.3\sim V_{DD}+0.3$	V
输 出 电 压	I_{OUT} (P53)	-20	mA
功 耗	P_D	300	mW
工 作 温 度	T_{opr}	-20~75	°C
贮 存 温 度	T_{stg}	-40~125	°C

电参数(若无特别规定, $V_{DD}=3.0V$, $T_{amb}=25^{\circ}C$, ※项目为 $T_{amb}=-20^{\circ}C\sim 75^{\circ}C$)

项 目	符 号	测 试 条 件	最 小 值	典 型 值	最 大 值	单 位	
工作电压	V_{DD}	—	2.0	—	4.0	V	
振荡频率	F_{osc}	—	400	—	800	kHz	
输入电压	高电平	V_{IH}	除史密特输入	$V_{DD}\times 0.7$	—	V_{DD}	V
		V_{IH}	史密特输入(\overline{RST})	$V_{DD}\times 0.8$	—	V_{DD}	
	低电平	V_{IL}	除史密特输入	0	—	$V_{DD}\times 0.3$	
		V_{IL}	史密特输入(\overline{RST})	0	—	$V_{DD}\times 0.2$	

直流特性 (若无特别规定, $V_{DD}=3.0V$, $T_{amb}=25^{\circ}C$)

项 目	符 号	测 试 条 件	最 小 值	典 型 值	最 大 值	单 位	
工作电流	I_{DD}	$f_c=455kHz$	—	—	1.0	mA	
静态消耗电流	I_{OD}	保持功能	—	—	1.0	μA	
下拉电阻	R_D	(P0, P1, P2)	100	—	400	$k\Omega$	
上拉电阻	R_U	(\overline{RST})	25	—	100	$k\Omega$	
输出电流	高电平	I_{OH}	$V_{OH}(P52)=2.6V$	-0.4	-1.4	—	mA
		I_{OH}	$V_{OH}(P53)=1.5V$	-10	—	—	
输出电流	低电平	I_{OL}	$V_{OL}(P52)=1.5V$	5	—	—	mA
		I_{OL}	$V_{OL}(P53)=1.5V$	—	—	—	
输入漏电流	I_{LI}	$V_{IN}=V_{DD}, V_{SS}$	-1.0	—	1.0	μA	

典型应用线路图

