東芝 CMOS デジタル集積回路 シリコン モノリシック

# TC94A39FAG,TC94A39FB

コントローラ内蔵 1 チップ CD プロセッサ (CD-DX)

TC94A39FAG/FB は、4 ビットマイクロコントローラを内蔵した デジタルサーボ対応の 1 チップ CD プロセッサです。


コントローラは、LCD ドライバ、4 チャネル 6 ビット AD コンバータ、1 系統・2 チャネルの 2 線式・3 線式および UART 対応シリアルインタフェース、ブザー、20 ビット汎用カウンタ機能、割り込み機能、8 ビットタイマカウンタを備えています。また、CPU は、4 種類 (16.9344~MHz/75~kHz/32.768~kHz~の水晶発振器、CR 発振器)の動作クロックが選択でき、CD プロセッサとのインタフェースが容易です。

CD プロセッサは、CD システムにおける同期分離保護と内挿、EFM 復調、エラー訂正と補正、サーボ用デジタルイコライザおよびサーボコントロール回路を内蔵しています。さらに、1 ビット DA コンバータを内蔵し、デジタルサーボ用ヘッドアンプ TA2157F/FN との組み合わせで、完全無調整でかつ非常にシンプルに CD プレーヤシステムを構成できます。

このため、カー用・ラジオカセット用の CD システムに適しています。

#### 特長

- CMOS構造LCDドライバ・4ビットマイクロコントローラ内蔵の 1チップ CD プロセッサ
- 動作電源電圧 CD 動作時: VDD = 3.0~3.6 V (標準 3.3 V)
  - CD オフ時: VDD = 1.8~3.6 V (CPU のみ動作時)
- 消費電流
   CD 動作時: IDD = 30 mA (標準)
  - CD オフ時: IDD = 1.5 mA (CD スタンバイモード時、水晶 16.9344 MHz 動作、CPU 動作)
  - CD オフ時: IDD = 50 μA (CD スタンバイモード時、75 kHz 水晶発振動作、CPU 動作)
- 動作温度範囲 Ta = -40~85°(
- 外囲器 LQFP/QFP-64 (0.5/0.65 mm ピッチ、1.4 mm 厚)
- E<sup>2</sup>PROM TC94AE29FAG/FB



質量

LQFP64-P-1010-0.50 : 0.32 g (標準) QFP64-P-1212-0.65 : 0.45 g (標準)

#### 4 ビットマイクロコントローラ部

プログラムメモリ (ROM):16 ビット×8kステップ

• データメモリ (RAM) :4 ビット × 512 ワード

命令実行時間 : 1.42 μs, 40 μs, 91.6 μs, Tosc × 3 (すべて一語命令)
 水晶発振周波数 : 16.9344 MHz, 75 kHz, 32.768 kHz, CR 発振周波数

• スタックレベル :16 レベル

• AD コンバータ :6 ビット、4 チャネル

• LCD ドライバ : 1/4 デューティ・1/2 バイアス方式または 1/3 バイアス方式、最大 64 セグメント

I/O ポート : CMOS I/O ポート: 最大 26 本、

Nch オープンドレイン I/O ポート: 最大 3 本 (5.5 V 耐圧)

タイマカウンタ :8 ビット (タイマモード、パルス幅検出・測定機能)

汎用カウンタ : 20 ビット, 入力アンプ内蔵, 0.1~20 MHz, Vin = 0.2 Vpp 最小
 シリアルインタフェース : 1 系統・2 チャネルの 3 線式と 2 線式および UART に対応

ブザー : 0.75, 1, 1.5, 3 kHz (4 種類)、連続・単発・10 Hz 断続・10 Hz 断続 1 Hz 間隔の 4 モード
 割り込み : 外部 1、内部 3 (CD サブシンク同期、シリアルインタフェース、8 ビットタイマ)

バックアップモード :4種類のバックアップモード

CD スタンバイ (CD プロセッサ停止)、クロックストップ (発振停止)、ハードウエイト (水晶発振のみ動作)、ソフトウエイト (CPU 間欠動作)

• リセット機能 :パワーオンリセット回路、電源検出回路内蔵(検出電圧 = 1.5 V 標準)

#### CD プロセッサ部

• 同期パターン検出、同期信号保護および内挿動作が確実です。


EFM 復調回路、サブコード復調回路を内蔵しています。

• CIRC 訂正理論式を用い、高訂正能力を持っています。C1 訂正: 2 重、C2 訂正: 4 重

- ジッタ吸収能力は±6フレームです。
- 16 KB RAM を内蔵しています。
- デジタルアウト回路を内蔵しています。
- L/R 独立デジタルアッテネート回路を内蔵しています。
- オーディオ出力はバイリンガルに対応しています。
- オーディオ出力は 32f<sub>s</sub>, 48f<sub>s</sub>, 64f<sub>s</sub> 切り替え可能です。
- サブコードQデータはリードタイミングフリーです。また、オーディオデータとの同期出力も可能です。
- データスライス回路、アナログ PLL (無調整 VCO 採用)回路を内蔵しています。
- フォーカスサーボ、トラッキングサーボにおけるループゲイン、オフセット、バランスの自動調整が可能です。
- RF ゲイン自動調整回路を内蔵しています。
- 位相補償用デジタルイコライザを内蔵しています。
- デジタルイコライザ用係数 RAM を内蔵しており、各種ピックアップへの対応が可能です。
- フォーカス、トラッキングサーボコントロール回路を内蔵しています。
- サーチコントロールは、あらゆるモードに対応し高速かつ安定したサーチを実現できます。
- レンズキック、フィードキックは速度制御方式を採用しています。
- ディスクモータの CLV サーボ用 AFC 回路および APC 回路を内蔵しています。
- ディフェクト、ショック対策回路を内蔵しています。
- 8倍オーバサンプリング・デジタルフィルタと1ビットDAコンバータを内蔵しています。
- 1 ビット DA コンバータ用アナログフィルタを内蔵しています。
- 0データ検出出力回路を内蔵しています。
- 2倍速動作に対応しています。
- 注: CD プロセッサのサブコード Q データおよびオーディオデータの出力などはコントローラ専用端子と兼用しています。プログラムにより 1 端子ごとに機能端子の切り替えが可能です。

2


### 端子接続図



3

2003-01-14

# ブロック図



# 端子説明

端子 番号	記号	端子名	機能・動作説明	備考
49	RESET	リセット入力	デバイスのシステムリセット信号入力端子です。 RESET が "L" レベルの間リセットがかかり、"H" レベルになると 16.9344 MHz 水晶発振器 (XI, XO) が動作し、この水晶発振クロックを計算し、約 50 ms のスタンバイ時間経過後にコントローラのプログラムは 0 番地からスタートします。このとき、CD 部はスタンバイ状態となります。 通常は $MV_{DD}$ に $0 \ V \rightarrow 1.8 \ V$ 以上の電圧が供給されるとシステムリセットがかかりますので (パワーオンリセット)、この端子は "H" レベルに固定して使用します。	MV <sub>DD</sub> MV <sub>SS</sub>
50	P8-0 /MXI /OSC (BRK1) P8-1 /MXO (BRK2)	I/O ポート 8-0 /水晶発振器 /CR 発振器 I/O ポート 8-1 /水晶発振器	2 ビット CMOS I/O ポートです。 1 ビットごとに入力/出力の設定ができます。I/O ポートの入力を設定したとき、1 端子ごとに入力をプルアップまたはプルダウストップが態に設定するとして、クロックアできまっさらに、クロバックアできます。さらに、クロバックアできます。これらの変化できます。これらの場合は、プログラムにより 75 kHz または 32.768 kHz 専用水晶発振器に、P8-0 端子は、P8-0 端子は、P8-0 端として、P8-0 端として、P8-0 端とのクロックには、P8-0 端のクロックには、コントローラ動やステムとが選択のクロックには、リ、発振器とは、2 端子が同時により、発振器設定時、CKSTP 命令実行中は発振を停止します。 (注) CR 発振器設定時、P8-1 端子は I/O ポートとして使用できます。 (注) バックカます。 (注) 水晶発振器設定時、P8-1 端子は I/O ポートとして、システムリセットをはは、2 端子が同時に設定、システムリセットをは I/O ポートの入力状態に システムリセットをは I/O ポートの入力状態に システムリセットをは I/O ポートの入力状態に システムリセットをは I/O ポートの入力状態に システムリカナナ が安定した後に行ってください。	MVDD MVDD MVDD MXD RiN1 MVDD MXD RixT2 MVDD MXD RixT2 MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVDD MVSS (P8-0 CR 発振器設定時)

端子 番号	記号	端子名	機能・動作説明	備考
52 53 54 55	P2-0/COM1 P2-1/COM2 P2-2/COM3 P2-3/COM4	I/O ポート 2 /LCD コモン出力	24 ビット CMOS I/O ポートと 3 ビットの N チャネルオープンドレイン I/O ポートです。 1 ビットごとに入力/出力の設定ができます。I/O ポートの入力を設定したとき、P6-0~P6-3 端子は 1 端子ごとに入力を設定することができます。また、P5-1 (BRK3)~P7-2 (BRK16) 端子は I/O ポートの入力状態およびバックアップ解除許可状態 (ポート単位で設定) に設定するとその入力の変化でクロックストップモードおよびウエイトモードのバックアップ状態を解除することができます。さらに、P7-0~P7-2 端子は、N チャネルオープンドレイン構造の I/O ポートで、5.5 V までの印加が可能です。	LCD 電圧  MV <sub>DD</sub> MV <sub>DD</sub> A力命令
56	TEST /P3-0/S1	テスト入力 /I/O ポート 3-0 /LCD セグメント出力	イバ出力端子に切り替えることができます。 COM1~COM4 端子が LCD パネルへのコモン信号出力、S1~S16 端子がセグメント信号出力です。COM1~COM4 と S1~S16 とのマトリクスで最大 64 セグメントの表示ができます。 LCDoff ビットに"0"を設定すると、これらCOM1~COM3 および S1~S4 の 8 本の端子はすべて LCD 出力端子となります。S5~S16 は 1 端子ごとに I/O ポートとセグメント出力に切り替えることができます。 駆動方式は 1/4 デューティ・1/2 バイアス方式(フレーム周波数 62.5 Hz)と 1/4 デューティ・1/3 バイアス方式(フレーム周波数 125 Hz)の 2種類が選択できます。 1/2 バイアス方式設定時は、コモン出力は MVDD, 1/2MVDD, GND の三値レベルが、セグメント出力は MVDD, GND の三値レベルが出力されます。また、1/3 バイアス方式設定時には、コモン出力 およびセグメント出力は、MVDD, 1/3MVDD, 2/3MVDD, GND の四値レベルで出力されます。	LCD 電圧 MVDD MVDD MVDD A力命令 RIN2 MVSS
57 58 59	P3-1/S2 P3-2/S3 P3-3/S4	I/O ポート 3 /LCD セグメント出力	システムリセットおよびクロックストップ実行 解除後は非選択波形 (バイアス電圧) が出力され、DISP OFF ビットに "0" をセット後コモン信号が出力されます。 TEST/P3-0/S1 端子は、システムリセット中	LCD 電圧
60 61 62 63	P4-0/S5 P4-1/S6 P4-2/S7 P4-3/S8	I/O ポート 4 /LCD セグメント出力	(RESET = "L") はプルダウンされ、テストモード入力となります。このため、リセット中、この端子はオープンまたは "L" レベルを入力してください。 P5-1~P6-3, P1-0~P1-2 端子は、1 端子ごとに CDプロセッサ専用端子に切り替えることができます。CD プロセッサ機能は次のとおりです。 (次ページにつづく)	→ MV <sub>DD</sub>

6 2003-01-14

端子 番号	記号	端子名	機能・動作説明	備考
64	P5-0/S9	I/O ポート 5-0 /LCD セグメント出力	●BCK: ビットクロック出力端子です。 32/48/64 f <sub>s</sub> を CD コマンドにより選択 可能です。  1 倍速時: 32 f <sub>s</sub> = 1.4112 MHz  ●LRCK: LR チャネルクロック出力端子です。L チャネルの時 "L"、R チャネルのとき "H" が出力されます。出力極性は CD コマンドにより反転可能です。  1 倍速時: 44.1 kHz  ●AOUT: オーディオデータ出力端子です。 MSB/LSBファーストはCDコマンドにより選択可能です。  ●DOUT: デジタルアウト出力端子です。2 倍速まで出力可能です。(CP-1201 準拠)	LCD 電圧 MVDD MVDD MVDD 入力命令
2	P5-1/S10 /BCK (BRK3) P5-2/S11 /LRCK (BRK4) P5-3/S12 /AOUT (BRK5)	I/O ポート 5 /LCD セグメント出力 /CD プロセッサ機能	●IPF: 補正フラグ出力端子です。AOUT 出力が C2 訂正出力において訂正不能シンボルのとき "H" が出力されます。 (別称 "C2PO")  ●SBOK: サブコードQデータの CRCC 判定結果出力端子です。判定結果 OK のとき、"H" が出力されます。  ●CLCK: サブコードP~W データ読み取り用クロック入出力端子です。入出力極性はCDコマンドにより選択可能です。  ●DATA: サブコードP~W データ出力端子です。 ●SFSY: 再生系フレームシンク信号出力端子です。 ●SBSY: サブコードブロックシンク出力端子で	LCD 電圧 MVpD MVpD MVpD A力命令 解除許可
4 5 6	P6-0/S13 /ADin1 /DOUT (BRK6) P6-1/S14 /ADin2 /IPF (BRK7) P6-2/S15 /ADin3 /SBOK (BRK8) P6-3/S16 /ADin4 /CLCK (BRK9)	I/O ポート 6 /LCD セグメント出力 /CD プロセッサ機能	す。サブコードシンクが検出されたとき、S1の位置で "H" が出力されます。コントローラ側で CD 割込みが許当込みが発生し、プログラムは 2 番地にジャンプします。  (注) CD プロセッサ部の動作が不定状態で割込み許可をしないでください。 P6-0~P6-3 端子は内蔵 6 ビット 4 チャネル ADコンバータアナログ入力を兼用しています。 内蔵の ADコンバータは、逐次比較方式で変換時間は 16.9344 MHz 水晶クロック使用時は 242μs、75 kHz 水晶使用時は 7命令サイクル (280μs)です。プログラムにより必要な端子を 1 とどり、単位で ADアナログ入力に設定できます。基電圧には内部電源 (MVDD) を使用します。また、P6-0~P6-3 端子は I/O ポートの入力を設定したとき、1 端子ごとに入力をプルアップまたはブルダウン状態に設定することができます。	AD 入力 LCD 電圧 MVDD MVDD AND MVDD MVDD MVDD MVSS

端子 番号	記号	端子名	機能・動作説明	備考
10	P1-0/SCK1 /RX1 /CTin /DATA (BRK10)	I/O ポート 1-0 /シリアルクロック 入出力 1 /シリアル受信 データ 1 /カウンタクロック 入力 /CD プロセッサ機能	P1-0 端子は汎用カウンタ入力を兼用しています。入力周波数は、0.1~20 MHz で入力アンプを内蔵し、C 結合小振幅で動作します。汎用カウンタは 20 ビットのカウンタで 1、4、16、64 ms (75 kHz 水晶使用時) のゲート時間を選択でき、20 ビットのデータをそのままメモリに取り込むことができます。さらに、マニュアルモードを使用して命令によるゲートのオン/オフが可能です。	MV <sub>DD</sub>
11	P1-1/SDIO1 /TX1 /SFSY (BRK11)	I/O ポート 1-1 /シリアルデータ 入出力 1 /シリアル送信 データ 1 /CD プロセッサ機能	す。   P1-0~P1-2 端子および P7-0~P7-2 端子はシリア   ルインタフェース回路 (SIO) の入力/出力端子   を兼用しています。   SIO は 2 線式と 3 線式および UART に対応した   シリアルインタフェースです。シリアルインタ	が MVss MVpp MVpp MVpp が MVp
12	P1-2/SI1 /SBSY (BRK12)	I/O ポート 1-2 /シリアルデータ 入力 1 /CD プロセッサ機能	フェース回路は 1 系統で、CMOS 構造の I/O 入 出力端子 (SCK1/RX1, SDIO1/TX1, SI1) と N チャネルオープンドレイン構造 (5.5 V までの印 加が可能) の I/O 入出力端子 (SCK2/RX2, SDIO2/TX2, SI2) を選択することができます。	R <sub>flN</sub>
13	P1-3/BUZR (BRK13)	I/O ポート 1-3 /ブザー出力	SUIOZITAZ, SIZ) を選択りなことができます。シリアルインタフェース 回路は、クロックエッジ選択、シリアルクロック入出力選択、め、さまでまな LSI のコントロールおよびコントローラ間の通信が容易にできます。また、SIO の割り込みを許可すると、シリアル動作の終了後割り込みが発生し、プログラムは 4 番地にジャンプします。	MV <sub>DD</sub> CTin MV <sub>SS</sub> (P1-0 汎用カウンタ入力時)
14	P7-0/SCK2 /RX2 (BRK14)	I/O ポート 7-0 /シリアルクロック 入出力 2 /シリアル受信 データ 2	P1-3 端子はブザー出力を兼用しています。   ブザー出力は、0.75, 1, 1.5, 3 kHz (75 kHz クロック使用時) の周波数 4 種類が選択でき、その周波数を連続・単発・10 Hz 断続・10 Hz 断続 1 Hz 間隔の 4 モードで出力させることができます。	
15	P7-1/SDIO2 /TX2 (BRK15)	I/O ポート 7-1 /シリアルデータ 入出力 2 /シリアル送信 データ 2	P7-2 端子は外部割り込み入力を兼用しています。割り込み機能が許可され、この入力に1.65~4.96 μs 以上 (75 kHz クロック使用時13.3~40 μs) のパルスが入力されると割り込みが発生し、プログラムは1番地にジャンプします。入力割り込みは入力の論理および立ち上が	
16	P7-2/INTR /SI2 (BRK16)	I/O ポート 7-1 /割り込み入力 /シリアルデータ 入力 2	9,0人の別の人の別の別では、1000 によって、1000 によって	从 MVss MVpd 入力命令 解除許可

8 2003-01-14

端子 番号	記号	端子名	機能・動作説明	備考
8	M∨ <sub>DD</sub>	コントローラ部	コントローラ部の電源供給端子です。 通常、V <sub>DD</sub> = 3.0~3.6 V の電圧を供給します。 CPU のみ動作時 (75 kHz/32.768 kHz 発振器使 用時) には、V <sub>DD</sub> = 1.8~3.6 V の範囲で動作可能 です。 バックアップ状態 (CKSTP 命令実行時) では低 消費電流 (10 μA 以下) となり、電源電圧を 1.0 V まで下げることができます。	MV <sub>DD</sub>
9	MVss	電源供給端子	この端子に 0 V → 1.8 V 以上の電圧がかかるとデバイスにはシステムリセットがかかり、プログラムは 0 番地からスタートします。(パワーオンリセット) (注) パワーオンリセット動作のために、デバイスの電源電圧の立ち上がり時間は 1~50 msの間でご使用ください。 (注) バックアップ電流は、CV <sub>DD</sub> /MV <sub>DD</sub> /DV <sub>DD</sub> のトータル電流値です。	MV <sub>SS</sub>
17	PDO		EFM 信号と PLCK 信号との位相誤差信号を出力する端子です。 4 値出力: AV <sub>DD</sub> /ハイインピーダンス /V <sub>REF</sub> /AV <sub>SS</sub>	AV <sub>DD</sub> R <sub>out4</sub> AV <sub>SS</sub> V <sub>REF</sub>
18	TMAX	CD プロセッサ 制御入出力	TMAX 検出結果出力端子です。  所定周期より長い・・・"H" レベル (AV <sub>DD</sub> )  所定周期より短い・・・"L" レベル (AV <sub>SS</sub> )  所定周期内・・・ハイインピーダンス	AV <sub>DD</sub> AV <sub>SS</sub>
19	LPFN		PLL 系のローパスフィルタ用アンプの反転入力端子です。	AV <sub>DD</sub> V <sub>REF</sub> —
20	LPFO		PLL 系のローパスフィルタ用アンプの出力端子 です。	LPFO
21	VCOF		VCO フィルタ端子です。	V <sub>REF</sub> VCO
22	AV <sub>SS</sub>		アナログ系のグラウンド端子です。	_

端子 番号	記号	端子名	機能・動作説明	備  考
23	SLCO		データスライスレベル生成用 DAC 出力端子です。	Z <sub>in1</sub> V <sub>REF</sub> AV <sub>DD</sub>
24	RFI		RF 信号入力端子です。Zin1 は CD コマンドにより選択が可能です。	SLCO DAC
25	AV <sub>DD</sub>		アナログ系の電源供給端子です。通常、V <sub>DD</sub> = 3.0~3.6 V の電圧を供給します。CD スタンバイ時にはこの電源はオフ状態にしてください。	_
26	V <sub>REF</sub>		アナログ基準電源端子です。通常、AV <sub>DD</sub> の 1/2 (V <sub>DD</sub> = 3.3 V 時、V <sub>REF</sub> = 1.65 V) の電圧を供給します。	_
27	RFZI		RFRP 信号ゼロクロス用入力端子です。	RFZI $Z_{in2}$ $V_{REF}$ $1 \text{ k}\Omega \text{ typ. } 32 \text{ k}\Omega \text{ typ.}$
28	RFRP	CD プロセッサ 制御入出力	RF リップル信号入力端子です。	AV <sub>DD</sub>
29	FEI		フォーカスエラー信号入力端子です。	FEI
30	SBAD		サブビーム加算信号入力端子です。	SBAD
31	TEI		トラッキングエラー入力端子です。トラッキングサーボオン時に取り込まれます。	ТЕІ
32	TEZI		トラッキングエラー・ゼロクロス入力端子です。	TEZI $Z_{in2}$ $V_{REF}$ $V_{$
33	FOO		フォーカスイコライザ出力端子です。	AV <sub>DD</sub> AV <sub>DD</sub> ~ R <sub>out3</sub> + AV <sub>SS</sub>
34	TRO		トラッキングイコライザ出力端子です。	

端子 番号	記号	端子名	機能・動作説明	備考		
35	RFGC		RF 振幅調整制御信号出力端子です。3 値の PWM 信号を出力します。(PWM キャリア = 88.2 kHz)	AV <sub>DD</sub>		
36	TEBC		トラッキングバランス制御信号出力端子です。3 値の PWM 信号を出力します。 (PWM キャリア = 88.2 kHz)	V <sub>REF</sub>		
37	SEL	制御入出力	APC 回路オン/オフ信号出力端子です。 レーザオン時、ハイインピーダンスとなります。	AVDD		
38	FMO		フィードイコライザ出力端子です。3 値の PWM 信号を出力します。 (PWM キャリア = 88.2 kHz)	AV <sub>DD</sub>		
39	DMO		ディスクイコライザ出力端子です。3 値の PWM 信号を出力します。 (PWM キャリア = 88.2 kHz)	VREF		
40	CV <sub>DD</sub>	電源供給端子	CD プロセッサ部のロジックおよび、16.9344 MHz 専用水晶発振器の電源供給端子です。通常、	♥ CV <sub>DD</sub>		
43	CV <sub>SS</sub>		MV <sub>DD</sub> ·MV <sub>SS</sub> 端子と共通に接続します。CD スタンバイ時には低消費電流となります。	CVss		
41	хо		CD プロセッサ専用水晶発振器の入出力端子です。16.9344 MHz を接続します。このクロックは CD プロセッサおよびコントローラのシステムクロックとして使用します。システムリセット後、コントローラ側のシステムクロックにはこのクロックが供給され CPU が起動します。プログラムにより水晶発振器を停止させること	XO R <sub>fXT1</sub>		
42	XI	水晶発振器端子	ができます。通常、コントローラ用クロックに 75/32.768 kHz または CR 発振器を選択したとき、CD プロセッサのオフ時にはプログラムによりこの発振器を停止させます。  (注) コントローラシステムクロックをコントローラ用クロックから CD 用水晶発振へ切り替える場合、CD 用水晶発振器が十分安定した状態で切り替えてください。	XI CV <sub>DD</sub> CV <sub>SS</sub>		

端子 番号	記号	端子名	機能・動作説明	備考
44	DV <sub>DD</sub>		DA コンバータ用電源端子です。CD スタンバイ時には低消費電流となります。	DV <sub>DD</sub>
45	RO		R チャネルデータ正転出力端子です。	DVR
46	DV <sub>SS</sub>	オーディオ DAC 出力	DA コンバータ用グラウンド端子です。	RO/LO DVDD
47	LO		L チャネルデータ正転出力端子です。	DVss
48	DVR		リファレンス電圧端子です。	Vss

# 最大定格 (Ta = 25°C, $CV_{DD} = DV_{DD} = AV_{DD} = MV_{DD}$ )

	項目			記号	定格	単位			
電		源		電	圧	$V_{DD}$	-0.3~4.0	V	
				CV <sub>DD</sub> 端子		V <sub>IN1</sub>	-0.3~CV <sub>DD</sub> + 0.3		
٦,	入力電		圧	$AV_{DD}$	端 子	V <sub>IN2</sub>	-0.3~AV <sub>DD</sub> + 0.3		
		电	电	电	(注 1)	DV <sub>DD</sub>	端子	$V_{IN3}$ $-0.3 \sim DV_{DD} + 0.3$	
			(/エ 1)	$MV_{DD}$	端子	V <sub>IN4</sub>	-0.3~MV <sub>DD</sub> + 0.3		
						V <sub>IN5</sub>	-0.3~6.0		
許	容	損	失	TC94A39FAG		PD	400	mW	
пΤ	计 谷 惧		~	TC94A	39FB	רט	500	11100	
動		作		温	度	T <sub>opr</sub>	-40~85	°C	
保	存 温 度		T <sub>stg</sub>	-65~150	°C				

注 1: V<sub>IN1</sub>; 41, 42 端子

V<sub>IN2</sub>; 17~39 端子 (ただし、電源印加端子は除く)

V<sub>IN3</sub>; 45, 47, 48 端子

V<sub>IN4</sub>; 1~13, 49~64 端子 (ただし、電源印加端子は除く)

V<sub>IN5</sub>; 14, 15, 16 端子

#### 電気的特性

(特に指定がない場合, Ta = 25°C, CV<sub>DD</sub> = MV<sub>DD</sub> = DV<sub>DD</sub> = AV<sub>DD</sub> = 3.3 V, V<sub>REF</sub> = 1.65 V)

項目	記号	測定 回路	測 定 条 件	最小	標準	最大	単位
	V <sub>DD1</sub>		CPU, CD 動作時, ただし, MV <sub>DD</sub> = CV <sub>DD</sub> ≧ DV <sub>DD</sub> = AV <sub>DD</sub> (注 4)	3.0	~	3.6	
動作電源電圧範囲	$V_{DD2}$	_	CPU 動作時 (CD スタンバイ, 16.9344 MHz 水晶発振器/CR 発振器使用時) (注 4)	3.0	~	3.6	V
	$V_{DD3}$		CPU のみ動作時 (CD スタンバイ, 75 kHz/32.768 kHz 水晶使用時) (注 5)	1.8	~	3.6	
メモリ保持電圧範囲	$MV_{HD}$	_	水晶発振停止 (CKSTP 命令実行時) (注 4)	1.0	~	3.6	V
	I <sub>DD1</sub>		CPU, CD 動作 (XI = 16.9344 MHz 水晶使用時)	_	30	50	mA
動作電源電流	I <sub>DD2</sub>		CPU のみ動作 (XI = 16.9344 MHz 水晶使用時)	_	1.5		IIIA
(注 2)	$I_{DD3}$	_	CPU 動作 (MXI = 75 kHz 水晶接続時)	_	50	100	μΑ
	I <sub>DD4</sub>		CPU 動作 (OSC = 0.5 MHz 発振時)	_	2.0	_	mA
	I <sub>DD5</sub>		スタンバイモード (水晶のみ発振, MXI = 75 kHz)	_	40	80	μΑ
メモリ保持電流	MI <sub>HD</sub>	_	(CV <sub>DD</sub> /MV <sub>DD</sub> /AV <sub>DD</sub> /DV <sub>DD</sub> ) 水晶発振停止 (CKSTP 命令実行時)	_	0.1	10	μΑ
	f <sub>MXT</sub>		(MXI-MXO) 水晶設定時 (注 3) (注 5)	30	~	100	kHz
発 振 周 波 数	f <sub>XT</sub>	_	(XI-XO) (注 4)	_	16.9344	_	MHz
	fosc		(OSC) CR 発振器設定時	0.01	~	0.75	IVII IZ
発振 周波数誤差	$\Delta f_{OSC}$		(OSC) CR 発振器設定時	_	_	15	%
水晶発振開始時間	t <sub>st</sub>	_	(MXI-MXO) 水晶発振 f <sub>mxt</sub> = 75 kHz/32.768 kHz	_		1.0	s
水晶発振器アンプ帰還抵抗	R <sub>fXT1</sub>		(XI-XO)	0.5	1.0	2.0	ΜΩ
小田尤派船ノノノ帰退抵抗	R <sub>fXT2</sub>		(MXI-MXO)	_	16	_	1012.2
水晶発振器出力抵抗	R <sub>out1</sub>		(XO)	0.25	0.5	1.0	kΩ
가 면 가 제 제 기 명 기	R <sub>out2</sub>		(MXO)	50	100	200	1/22
減電圧検出電圧	$V_{DET}$	_	(MV <sub>DD</sub> ) 減電圧回路許可時	1.4	1.5	1.6	V
減電圧検出回路動作電流	$I_{DD}$ - $V_{D}$	_	( DD) «M-B/T I I MHH I . 3 F.A	_	100	—	μΑ

注 2: 動作電源電流は、CV<sub>DD</sub>/MV<sub>DD</sub>/DV<sub>DD</sub>/AV<sub>DD</sub> 電源端子のトータル電流値です。

注 3: 接続する水晶発振子に合わせて定数など設計・検討願います。

注 4: この項目は、CV<sub>DD</sub> = MV<sub>DD</sub> = DV<sub>DD</sub> = AV<sub>DD</sub> = 3.0~3.6 V、Ta = -40~85°C にて保証。

注 5: この項目は、CV<sub>DD</sub> = MV<sub>DD</sub> = DV<sub>DD</sub> = AV<sub>DD</sub> = 1.8~3.6 V、Ta = -30~75°C にて保証。

#### 汎用カウンタ (CTin)

	項	Į		目		記号	測定 回路	測 定 条 件		最小	標準	最大	単位
周	波	3	数	範	囲	f <sub>CT</sub>	_	$V_{IN} = 0.2 V_{P-P}$	(注 4)	0.1		20	MHz
入	カ	振	幅	範	囲	$V_{CT}$	_		(注 4)	0.2		2.0	V <sub>P-P</sub>
動	作	電	源	電	流	I <sub>DD-CT</sub>	_	汎用カウンタ動作電流, f <sub>in</sub> = 20 MHz		_	0.7		mA
入	カア	ン	プ帰	還 抵	抗	$R_{fIN}$		(CTin)		200	350	1000	kΩ

注 4: この項目は、CV<sub>DD</sub> = MV<sub>DD</sub> = DV<sub>DD</sub> = AV<sub>DD</sub> = 3.0~3.6 V、Ta = -40~85°C にて保証。



## LCD コモン出力/セグメント出力 (COM1~COM4, S1~S16)

項	目	記号	測定 回路	測 定 条 件	最小	標準	最大	単位
出力電流	"H"レベル	I <sub>OH1</sub>		V <sub>OH</sub> = 2.9 V (LCD 出力時)	_	-300	_	μА
四刀电测	"L"レベル	I <sub>OL1</sub>		V <sub>OL</sub> = 0.4 V (LCD 出力時)		450	_	μΑ
	1/2 レベル	V <sub>BS2</sub>		無負荷 (コモン出力, 1/2 バイアス方式設定時)	2.3	2.5	2.7	
バイアス電圧	1/3 レベル	V <sub>BS1</sub>	_	無負荷 (LCD 出力, 1/3 バイアス方式設定時)	1.47	1.67	1.87	V
	2/3 レベル	$V_{BS3}$		宗兵河 (LOD 田力, 1/3 / 17 / 7 / 7 八九畝た所)	3.13	3.33	3.53	
L C D 動作	電源電流	I <sub>DD</sub> -LCD	_	LCD ドライバ動作電流	_	50	_	μΑ

## I/O ポート (P1-0~P6-3, P8-0, P8-1, P7-0~P7-3)

		項		目	記号	測定 回路	測 定 条 件	最小	標準	最大	単位
				"H"レベル	I <sub>OH2</sub>		V <sub>OH</sub> = 2.9 V (P1-0~P6-3, P8-0, P8-1)	-1.0	-2.0	_	
出	カ	電	流	"L"レベル	I <sub>OL2</sub>	_	V <sub>OL</sub> = 0.4 V (P1-0~P6-3, P8-0, P8-1)	1.0	2.0		mA
					I <sub>OL3</sub>		V <sub>OL</sub> = 0.4 V (P7-0~P7-3)	5	15		
入	力	IJ	_	ク電流	ILI		V <sub>IH</sub> = 3.3 V, V <sub>IL</sub> = 0 V (P1-0~P6-3, P8-0, P8-1)			±1.0	μΑ
	, , , , ,					V <sub>IH</sub> = 5.5 V, V <sub>IL</sub> = 0 V (P7-0~P7-3)	_	_	±1.0		
入	カ	電	圧	"H"レベル	V <sub>IH</sub>		_	V <sub>DD</sub> × 0.8	?	$MV_{DD}$	V
	73	电	<i>'</i> ±	"L"レベル	$V_{IL}$		_	0	~	$\begin{array}{c} \text{MV}_{DD} \\ \times \ 0.2 \end{array}$	V
入力	カプノ	ルア	ップ	ダウン抵抗	R <sub>IN1</sub>	_	(P6-0~P6-3, P8-0, P8-1) プルダウン, プルアップ設定時	25	50	120	kΩ
				R <sub>IN2</sub>		(P3-0) テスト入力プルダウン時		10	_		

## AD コンバータ (ADin1~ADin4)

項目	記号	測定 回路	測 定 条 件	最小	標準	最大	単位
アナログ入カ電圧範囲	$V_{AD}$	_	ADin1~ADin4	0	~	$MV_{DD}$	V
分 解 能	V <sub>RES</sub>	_	_	_	6	_	bit
変換総合誤差			$MV_{DD} = 1.8 \sim 3.6 \text{ V}, Ta = -30 \sim 75 °C$ (注 6)		_	±2.0	LSB
文 沃 心 口 砄 左			$MV_{DD} = 2.0 \sim 3.6 \text{ V}, Ta = -40 \sim 85 °C$ (注 6)		_	±1.0	LOD
アナログ入カリーク電流	ILI		$V_{IH} = 3.3 \text{ V}, V_{IL} = 0 \text{ V} \text{ (ADin1~ADin4)}$	_		±1.0	μΑ

注 6: この項目は、CV<sub>DD</sub> = DV<sub>DD</sub> = AV<sub>DD</sub> = 3.0~3.6 V にて保証。

#### PDO, TMAX, RFGC, TEBC, FMO, DMO, TRO, FOO, SEL 出力

	項目		記号	測定 回路	測 定 条 件	最小	標準	最大	単位		
出力	カー電	流 "1	Ⅎ"レ <i>・</i>	ベル	I <sub>OH6</sub>		V <sub>OH</sub> = 2.9 V (SEL, TMAX)	-2.0			mA
ш	,	»і. " І	_"レ	ベル	I <sub>OL4</sub>		V <sub>OL</sub> = 0.4 V (SEL, TMAX)	2.0			IIIA
出	カ	担	£	抗	R <sub>out3</sub>		(RFGC, TEBC, FMO, DMO, TRO, FOO)	_	3.0	_	kΩ
Ш	/1	74	3.	IJι	R <sub>out4</sub>		(PDO)	_	5.0	_	K22
VREF	- 出力	オ	ン抵	抗	Ron		(RFGC, TEBC, FMO, DMO, PDO)	_	_	500	Ω

#### 伝達遅延時間 (BCK, LRCK, AOUT, DOUT, IPF, SBOK, CLCK, DATA, SFSY, SBSY)

項	目	記号	測定 回路	測 定 条 件	最小	標準	最大	単位
伝達遅延時間	"H"レベル	t <sub>pLH</sub>			_	10		ns
	"L"レベル	t <sub>pHL</sub>		_	_	10	_	113

# CD プロセッサ AD 変換部 (FEI, TEI, RFRP, SBAD)

項	目	記号	測定 回路	測 定 条 件	最小	標準	最大	単位
分	解 能	_	_	(FEI, TEI, RFRP, SBAD)	_	8	_	bit
# `, ¬ ' ı	リング 周 波 数			(FEI, TEI, RFRP)	_	176.4	_	kHz
	ククラの必数	_		(SBAD)	_	88.2	_	NI IZ
変 換 入	カレンジ	_		AV <sub>DD</sub> = 3.3 V (FEI, TEI, RFRP, SBAD)	$^{0.15\times}_{\text{AV}_{DD}}$		$\begin{array}{c} 0.85 \times \\ \text{AV}_{DD} \end{array}$	٧

#### CD プロセッサ DA 変換部 (フォーカストラッキング系)

	項	目		記号	測定 回路	測 定 条 件	最小	標準	最大	単位
Ľ	ッ	۲	数			(FOO, TRO)		5	_	bit
サ	ンプリン	グ周波	数	_	_	(FOO, TRO)	_	2.8	_	MHz
変	換 出 力	レン	ジ	_		AV <sub>DD</sub> = 3.3 V (FOO, TRO)	AVSS	_	$AV_{DD}$	V

# CD プロセッサ PLL/VCO 部

項	I	記号	測定 回路	測 定 条 件	最小	標準	最大	単位
入出力信	号レンジ	_	_	(LPFN, LPFO)	AVSS	_	$AV_{DD}$	V
周 波 数	特 性	_	_	(LPFN-LPFO) -3dB ポイント (Gain = 1)	_	8	_	MHz
発振セン	タ 周 波 数	_	_	LPFO = V <sub>REF</sub>	_	34	_	MHz
周波数可	変 レンジ			[VCOGSL] bit = "L"	-30	_	+30	%
川 水 数 川	及レフン	_	_	[VCOGSL] bit = "H"	-40	_	+40	/0

## CD プロセッサ コンパレータ (TEZI, RFZI)

	項		目		記号	測定 回路	測 定 条 件	最小	標準	最大	単位
入	カ	レ	ン	ジ	_	_	(TEZI, RFZI)	AVSS	_	$AV_{DD}$	V
۲	ステ	リシ	スぽ	10 圧	_	_	(TEZI, RFZI) V <sub>REF</sub> 基準	-50	_	+50	mV
入	力	ŧ	£	抗	Z <sub>in2</sub>	_	(TEZI, RFZI)	_	10	_	kΩ

# CD プロセッサ データスライス回路 (RFI/SLCO)

	項	目		記号	測定 回路	測 定 条 件	最小	標準	最大	単位
入	力	振	幅	_		(RFI) V <sub>REF</sub> 基準	0.6	1.2	2.0	V <sub>P-P</sub>
入	カ	抵	抗	Z <sub>in1</sub>		(RFI) CD コマンドにより抵抗設定		20		kΩ
	71	15/	1) [	∠in1				10		K22
D	A C	分 解	能	_		(SLCO) R-2R DAC		6		bit
D A	C 出力	〕変換レご	ンジ	_		(SLCO) R-2R DAC	0.75 × V <sub>REF</sub>		1.25 × V <sub>REF</sub>	V
DA	C 出力ィ	(ンピーダ	ンス	_		(SLCO) R-2R DAC		2.5		kΩ



# 1 ビット DA コンバータ

	項		目		記	号	測定 回路	測 定 条 件	最小	標準	最大	単位
雑	音		歪	率	THD	+ N	_	1 kHz 正弦波、フルスケール入力	_	-85	-77	dB
s	,	N		讦	S/N	(1)		内部ゼロ検出: OFF	85	91	_	dB
3	/	IN		ш	S/N	(2)	_	内部ゼロ検出: ON	95	100	_	иь
ダ	イナミ	ック	ァレン	ジ	DF	R	_	1 kHz 正弦波、-60dB 入力換算	83	90	_	dB
ク	ロス	۲ ۲	_	ク	C.	Т	_	1 kHz 正弦波、フルスケール入力	_	-90	-83	dB
ア	ナログ	゛出 丿	」レベ	ル	DAC	Cout	_	1 kHz 正弦波、フルスケール入力	790	825	860	mVrms

17

# 外形図

質量: 0.32 g (標準)

# 外形図

٠	

質量: 0.45 g (標準)

#### 当社半導体製品取り扱い上のお願い

000629TBA

- 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いします。なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などでご確認ください。
- 本資料に掲載されている製品は、一般的電子機器 (コンピュータ、パーソナル機器、事務機器、計測機器、産業用 ロボット、家電機器など) に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や 誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器 (原子力制御機器、航空宇宙機器、輸送機器、 交通信号機器、燃焼制御、医療機器、各種安全装置など) にこれらの製品を使用すること (以下"特定用途"とい う) は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用 することは、お客様の責任でなされることとなります。
- 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されている ものです。
- 本資料に掲載されている技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。