

P89LPC9102/9103/9107 器件手册

1.概述	4
2.特性	4
2.1 主要特性.....	4
2.2 附加特性.....	4
3.器件对照	5
4.订购信息	5
4.1 订购选项.....	6
5.框图	6
6.功能框图	8
7.管脚信息	8
7.1 管脚.....	8
7.2 管脚描述.....	9
8.功能描述	13
8.1 特殊功能寄存器.....	13
8.2 增强型CPU.....	21
8.3 时钟.....	21
8.3.1 时钟定义.....	21
8.3.2 CPU时钟(OSCCLK).....	21
8.4 片内RC振荡器选项	21
8.5 看门狗振荡器选项.....	21
8.6 外部时钟输入选项.....	22
8.7 CCLK唤醒延迟	22
8.8 CCLK调整: DIVM寄存器	23
8.9 低功耗选择.....	23
8.10 存储器结构.....	23
8.11 中断.....	23
8.11.1 外部中断输入.....	24
8.12 I/O口	25
8.12.1 I/O口配置	25
8.12.2 准双向口输出配置.....	25
8.12.3 开漏输出配置.....	25
8.12.4 仅为输入配置.....	25
8.12.5 推挽输出配置.....	25
8.12.6 P0 口模拟功能	26
8.12.7 附加端口特性.....	26
8.13 电源监控功能.....	26
8.13.1 掉电检测.....	26
8.13.2 上电检测.....	26
8.14 节电模式.....	27
8.14.1 空闲模式.....	27
8.14.2 使用DIVM寄存器的减速模式	27
8.14.3 掉电模式.....	27

8.14.4 完全掉电模式.....	27
8.15 复位.....	27
8.16 定时器 0 和 1.....	28
8.16.1 模式 0.....	28
8.16.2 模式 1.....	28
8.16.3 模式 2.....	28
8.16.4 模式 3.....	28
8.16.5 模式 6 (P89LPC9102/9107)	28
8.16.6 定时器溢出触发输出 (P89LPC9012/9017)	29
8.17 RTC/系统定时器	29
8.18 UART (P89LPC9103/9107)	29
8.18.1 模式 0.....	29
8.18.2 模式 1.....	29
8.18.3 模式 2.....	29
8.18.4 模式 3.....	29
8.18.5 波特率发生器及选择.....	30
8.18.6 帧错误.....	30
8.18.7 间隔检测.....	30
8.18.8 双缓冲.....	30
8.18.9 双缓冲使能时发送中断 (模式 1, 2 和 3)	30
8.18.10 双缓冲中的第 9 位 (位 8) 数据 (模式 1, 2 和 3)	30
8.19 模拟比较器.....	31
8.20 内部参考电压.....	31
8.21 比较器中断.....	31
8.22 比较器和节电模式.....	31
8.23 键盘中断 (KBI)	32
8.24 看门狗定时器.....	32
8.25 附加特性.....	33
8.25.1 软件复位.....	33
8.25.2 双数据指针	33
8.26 FLASH程序存储器	33
8.26.1 概述.....	33
8.26.2 特性.....	33
8.26.3 Flash结构	33
8.26.4 Flash的编程和擦除	34
8.26.5 在电路编程 (ICP)	34
8.26.6 在应用中编程 (IAP-Lite)	34
8.26.7 Flash用作数据存储	34
8.26.8 用户配置字节.....	34
8.26.9 用户扇区保密字节.....	34
9.A/D转换器.....	35
9.1 概述.....	35
9.2 特性.....	35
9.3 框图.....	36

9.4 A/D工作模式	36
9.4.1 固定通道, 单次转换模式	36
9.4.2 固定通道, 连续转换模式	36
9.4.3 自动扫描, 单次转换模式	36
9.4.4 自动扫描, 连续转换模式	36
9.4.5 双通道, 连续转换模式	36
9.4.6 单步模式	37
9.5 转换起动模式	37
9.5.1 定时器触发启动	37
9.5.2 立即启动	37
9.6 边界限制中断	37
9.7 DAC输出到高输出阻抗的I/O口	37
9.8 时钟分频器	37
9.9 掉电和空闲模式	37
10.极限参数	38
11.静态特性	38
12.动态特性	40
12.1 波形	42
13.其它特性	42
13.1 比较器电气特性	42
13.2 A/D转换器电气特性	43
14.封装信息	44
15.缩写词	46
16.版本信息	46

1.概述

P89LPC9102/9103/9107 是一款单片封装的微控制器,使用低成本 10 脚和 14 脚的封装形式。它采用了高性能的处理器结构,指令执行时间只需 2 到 4 个时钟周期。6 倍于标准 80C51 器件。P89LPC9102/9103/9107 集成了许多系统级的功能,这样可大大减少元件的数目和电路板面积并降低系统的成本。

2.特性

2.1 主要特性

- 1kB 可字节擦除的 Flash 程序存储器,组成 256 字节扇区和 16 字节页。单个字节擦除功能允许 Flash 程序存储器的任何字节可用作非易失性数据存储。
- 128 字节 RAM 数据存储器。
- 2 个 16 位定时/计数器(P89LPC9102/9107)。2 个 16 位定时器(P89LPC9103)。
- 可用作 RTC 的 23 位系统定时器。
- 4 路输入的 8 位 A/D 转换器/单个 DAC 输出。带有一个可选择参考源的模拟比较器。
- 增强型 UART。具有波特率发生器、间隔检测、帧错误检测、自动地址检测和通用中断功能(P89LPC9103/9107)。
- 高精度内部 RC 振荡器选项,出厂校准精度为 1%,操作时不需要外接振荡器件。可选择 RC 振荡器选项并且其频率可进行很好的调节。
- V_{DD} 操作电压范围为 2.4~3.6V, I/O 口可承受 5V (可上拉或驱动到 5.5V)。
- 当使用片内振荡器和复位选项时, I/O 口可高达 10 个(P89LPC9107)和 8 个(P89LPC9102/9103)。
- 极小的 10 脚 HVSON 封装(P89LPC9102/9103)。14 脚 TSSOP 封装(P89LPC9107)。

2.2 附加特性

- 当在时钟倍频模式下使用内部 7.3728MHz 的 RC 振荡器时,除乘法和除法指令外,高性能 80C51 CPU 的指令执行时间为 136~272ns (当使用外部 18MHz 时钟时,指令执行时间为 111~222ns)。只需要较低的时钟频率即可达到同样的性能,这无疑降低了功耗和 EMI。
- 在应用编程(IAP-Lite)和字节擦除允许程序存储器用作非易失性数据存储。
- 利用商用 EPROM 编程器可简单实现串行 Flash 在电路编程 (ICP)。Flash 保密位可防止敏感应用程序被读出。
- 看门狗定时器具有片内独立振荡器,无需外接元件。看门狗预分频器有 8 种选择。
- 低电压复位(掉电检测)可在电源故障时使系统安全关闭。该功能也可配置为一个中断。
- 空闲和两种不同的掉电节电模式。增强掉电模式中的唤醒功能(低电平中断输入唤醒)。典型的掉电电流小于 1 μ A (电压比较器功能禁止时的完全掉电状态)。

- 低电平有效复位。片内上电复位时不需要外接复位元件。复位计数器和复位干扰抑制电路可防止虚假和不完全的复位。另外还提供软件复位功能。
- 可编程 I/O 口输出模式：准双向口，开漏输出，推挽和仅为输入功能。
- 端口“输入模式匹配”检测。当 P0 口管脚的值与一个可编程的模式匹配或者不匹配时，可产生一个中断。
- 所有端口管脚均有（20mA）LED 驱动能力。但整个芯片有一个最大值的限制。
- 可控制口线输出斜率以降低 EMI，输出最小跳变时间约为 10ns。
- 当选择片内复位选项时，P89LPC9102/9103/9107 的操作只需连接电源和地。
- 4 个中断优先级。
- 2 个键盘中断输入。
- 双数据指针。
- 外部时钟输入。
- 时钟输出(P89LPC9102/9107)。
- 施密特触发端口输入。
- 仿真支持。

3.器件对照

表 1 对这些器件的不同点进行了小结。它们的完整特性见第 2 节“特性”。

表 1 器件对照

器件型号	UART	T0 触发/PWM	T1 触发/PWM	CLKOUT
P89LPC9102	-	X	X	X
P89LPC9103	X	-	-	-
P89LPC9107	X	X	X	X

4.订购信息

表 2 订购信息

器件类型	封装		
	名称	描述	版本
P89LPC9102FTK	HVSON10	HVSON 封装；无引脚；10 个引出端；本体大小： 3×3×0.85mm	SOT650-1
P89LPC9103FTK			
P89LPC9107FDH	TSSOP14	TSSOP 封装：14 脚；本体宽度为 4.4mm	SOT402-1

4.1 订购选项

表 3 订购选项

器件类型	温度范围	频率
P89LPC9102FTK	-40℃～+85℃	内部 RC 或看门狗定时器
P89LPC9103FTK		
P89LPC9107FDH		

5.框图




图 1 P89LPC9102 框图




图 2 P89LPC9103 框图




图 3 P89LPC9107 框图

6.功能框图




图 4 P89LPC9102 功能框图




图 5 P89LPC9103 功能框图




图 6 P89LPC9107 功能框图

7.管脚信息

7.1 管脚




图 7 P89LPC9102 管脚配置(HVSON10)




图 8 P89LPC9103 管脚配置(HVSON10)




图 9 P89LPC9107 管脚配置(TSSOP14)

7.2 管脚描述

表 4 P89LPC9102 管脚描述

符号	管脚	类型	描述
P0.1~P0.5, P0.7		I/O	Port 0: P0 是一个可由用户定义输出类型的 I/O 口。在上电复位时, P0 锁存器配置为内部上拉禁止的仅为输入模式。P0 口由口配置寄存器设定为输出或输入模式, 每一个管脚均可单独设定。请参考 8.12.1 节 “I/O 口配置” 和表 12 “静态特性” 部分。 P0 口具有键盘输入中断功能。 所有管脚都具有施密特触发输入。 P0 口还可提供如下特殊功能:
P0.1/KBI1/AD10	4	I/O I I	P0.1 —P0 口位 1。 KBI1 —键盘输入 1。 AD10 —ADC1 通道 0 模拟输入。
P0.2/KBI2/AD11	1	I/O I I	P0.2 —P0 口位 2。 KBI2 —键盘输入 2。 AD11 —ADC1 通道 1 模拟输入。
P0.3/CIN1B/AD12	10	I/O I I	P0.3 —P0 口位 3。 CIN1B —比较器 1 正相输入。 AD12 —ADC1 通道 2 模拟输入。
P0.4/CIN1A/AD13 /DAC1	9	I/O I I O	P0.4 —P0 口位 4。 CIN1A —比较器 1 正相输入。 AD13 —ADC1 通道 3 模拟输入。 DAC1 —数模转换器输出。

续表 4

符号	管脚	类型	描述
P0.5/CMPREF/ CLKIN	8	I/O I I	P0.5 —P0 口位 5。 CMPREF —比较器参考（反相）输入 CLKIN —外部时钟输入。
P0.7/T1/CLKOUT	6	I/O I/O I	P0.7 —P0 口位 7。 T1 —定时器/计数器 1 外部计数输入或溢出/PWM 输出。 CLKOUT —时钟输出。
P1.2, P1.5		I/O	Port1 : P1 是一个可由用户定义输出类型的 I/O 口。在上电复位时, P1 锁存器配置为内部上拉禁止的仅为输入模式。P1 口由口配置寄存器设定为输出或输入模式, 每一位均可单独设定。详细请参考 8.12.1 节“ I/O 口配置 ”和表 12“ 静态特性 ”部分。P1.5 为仅为输入模式。所有管脚都具有施密特触发输入。 P1 口还可提供如下特殊功能:
P1.2/T0	5	I/O I/O	P1.2 —P1 口位 2。 T0 —定时器/计数器 0 外部计数输入或溢出/PWM 输出。
P1.5/ $\overline{\text{RST}}$	2	I I	P1.5 —P1 口位 5（仅为输入）。 $\overline{\text{RST}}$ —上电或通过用户配置寄存器 1（UCFG1）选择作为外部复位输入。作为复位管脚时, 输入的低电平会使微控制器复位, I/O 口和外设进入默认状态, 处理器从地址 0 开始执行。 当使用频率高于 12MHz 的振荡器时, 必须使能 P1.5 的复位输入功能。上电时, 需要一个外部电路使器件保持复位状态, 直至 V_{DD} 到达指定的电平。当系统电源被移走时, V_{DD} 将降至低于指定的最低工作电压。在某些使用频率高于 12MHz 的振荡器的应用中, 当 V_{DD} 降至低于指定的最低工作电压时, 需要一个外部掉电检测电路使器件保持复位状态。
V_{SS}	3	I	地 : 0V 参考点
V_{DD}	7	I	电源 : 正常操作模式、空闲模式和掉电模式时的电源电压。

表 5 P89LPC9103 管脚描述

符号	管脚	类型	描述
P0.1~P0.5		I/O	Port 0 : P0 是一个可由用户定义输出类型的 I/O 口。在上电复位时, P0 锁存器配置为内部上拉禁止的仅为输入模式。P0 口由口配置寄存器设定为输出或输入模式, 每一个管脚均可单独设定。详细请参考 8.12.1 节“ I/O 口配置 ”和表 12“ 静态特性 ”部分。 P0 口具有键盘输入中断功能。 所有管脚都具有施密特触发输入。 P0 口还可提供如下特殊功能:
P0.1/KBI1/AD10	4	I/O I I	P0.1 —P0 口位 1。 KBI1 —键盘输入 1。 AD10 —ADC1 通道 0 模拟输入。

续表 5

符号	管脚	类型	描述
P0.2/KBI2/AD11	1	I/O I I	P0.2 —P0 口位 2。 KBI2 —键盘输入 2。 AD11 —ADC1 通道 1 模拟输入。
P0.3/CIN1B/AD12	10	I/O I I	P0.3 —P0 口位 3。 CIN1B —比较器 1 正相输入。 AD12 —ADC1 通道 2 模拟输入。
P0.4/CIN1A/AD13 /DAC1	9	I/O I I O	P0.4 —P0 口位 4。 CIN1A —比较器 1 正相输入。 AD13 —ADC1 通道 3 模拟输入。 DAC1 —数模转换器输出。
P0.5/CMPREF/ CLKIN	6	I/O I I	P0.5 —P0 口位 5。 CMPREF —比较器参考（反相）输入 CLKIN —外部时钟输入。
P1.0~P1.5		I/O	Port1 : P1 是一个可由用户定义输出类型的 I/O 口。在上电复位时, P1 锁存器配置为内部上拉禁止的仅为输入模式。P1 口由口配置寄存器设定为输出或输入模式, 每一位均可单独设定。详细请参考 8.12.1 节 “I/O 口配置” 和表 12 “静态特性” 部分。 P1.5 为仅为输入模式。 所有管脚都具有施密特触发输入。 P1 口还可提供如下特殊功能:
P1.0/TXD	5	I/O O	P1.0 —P1 口位 0。 TXD —串行口发送器数据。
P1.1/RXD	6	I/O I	P1.1 —P1 口位 1。 RXD —串行口接收器数据。
P1.5/ $\overline{\text{RST}}$	2	I I	P1.5 —P1 口位 5（仅为输入）。 $\overline{\text{RST}}$ —上电或通过 UCFG1 选择作为外部复位输入。作为复位管脚时, 输入的低电平会使微控制器复位, I/O 口和外设进入默认状态, 处理器从地址 0 开始执行。当使用频率高于 12MHz 的振荡器时, 必须使能 P1.5 的复位输入功能。上电时, 需要一个外部电路使器件保持复位状态, 直至 V_{DD} 到达指定的电平。当系统电源被移走时, V_{DD} 将降至低于指定的最低工作电压。在某些使用频率高于 12MHz 的振荡器的应用中, 当 V_{DD} 降至低于指定的最低工作电压时, 需要一个外部掉电检测电路使器件保持复位状态。
V_{SS}	3	I	地: 0V 参考点
V_{DD}	7	I	电源: 正常操作模式、空闲模式和掉电模式时的电源电压。

表 6 P89LPC9107 管脚描述

符号	管脚	类型	描述
P0.1~P0.5, P0.7		I/O	Port 0: P0 是一个可由用户定义输出类型的 I/O 口。在上电复位时, P0 锁存器配置为内部上拉禁止的仅为输入模式。P0 口由口配置寄存器设定为输出或输入模式, 每一个管脚均可单独设定。请参考 8.12.1 节 “I/O 口配置” 和表 12 “静态特性” 部分。 P0 口具有键盘输入中断功能。 所有管脚都具有施密特触发输入。 P0 口还可提供如下特殊功能:
P0.1/KBI1/AD10	5	I/O I I	P0.1 —P0 口位 1。 KBI1 —键盘输入 1。 AD10 —ADC1 通道 0 模拟输入。
P0.2/KBI2/AD11	1	I/O I I	P0.2 —P0 口位 2。 KBI2 —键盘输入 2。 AD11 —ADC1 通道 1 模拟输入。
P0.3/CIN1B/AD12	14	I/O I I	P0.3 —P0 口位 3。 CIN1B —比较器 1 正相输入。 AD12 —ADC1 通道 2 模拟输入。
P0.4/CIN1A/AD13 /DAC1	12	I/O I I O	P0.4 —P0 口位 4。 CIN1A —比较器 1 正相输入。 AD13 —ADC1 通道 3 模拟输入。 DAC1 —数字到模拟转换器输出。
P0.5/CMPREF/ CLKIN	11	I/O I I	P0.5 —P0 口位 5。 CMPREF —比较器参考 (反相) 输入 CLKIN —外部时钟输入。
P0.7/T1/CLKOUT	8	I/O I/O I	P0.7 —P0 口位 7。 T1 —定时器/计数器 1 外部计数输入或溢出/PWM 输出。 CLKOUT —时钟输出。
P1.0~P1.2, P1.5		I/O	Port1: P1 是一个可由用户定义输出类型的 I/O 口。在上电复位时, P1 锁存器配置为内部上拉禁止的仅为输入模式。P1 口由口配置寄存器设定为输出或输入模式, 每一位均可单独设定。详细请参考 8.12.1 节 “I/O 口配置” 和表 12 “静态特性” 部分。P1.5 为仅为输入模式。所有管脚都具有施密特触发输入。 P1 口还可提供如下特殊功能:
P1.0/TXD	6	I/O O	P1.0 —P1 口位 0。 TXD —串行口发送器数据。
P1.1/RXD	9	I/O I	P1.1 —P1 口位 1。 RXD —串行口接收器数据。
P1.2/T0	7	I/O I/O	P1.2 —P1 口位 2。 T0 —定时器/计数器 0 外部计数输入或溢出/PWM 输出。

续表 6

符号	管脚	类型	描述
P1.5/ $\overline{\text{RST}}$	3	I I	P1.5—P1 口位 5（仅为输入）。 $\overline{\text{RST}}$ —上电或通过 UCFG1 选择作为外部复位输入。作为复位管脚时，输入的低电平会使微控制器复位, I/O 口和外设进入默认状态，处理器从地址 0 开始执行。当使用频率高于 12MHz 的振荡器时，必须使能 P1.5 的复位输入功能。上电时，需要一个外部电路使器件保持复位状态，直至 V_{DD} 到达指定的电平。当系统电源被移走时，V_{DD} 将降至低于指定的最低工作电压。在某些使用频率高于 12MHz 的振荡器的应用中，当 V_{DD} 降至低于指定的最低工作电压时，需要一个外部掉电检测电路使器件保持复位状态。
V_{SS}	4	I	地：0V 参考点
V_{DD}	10	I	电源：正常操作模式、空闲模式和掉电模式时的电源电压。

8.功能描述

注：详细的功能描述请参考 P89LPC9102/9103/9107 使用指南。

8.1 特殊功能寄存器

注：对特殊功能寄存器(SFR)的访问必须遵循以下方式：

- 用户不要试图访问任何未经定义的 SFR 地址。
- 对任何已定义的 SFR 的访问必须符合 SFR 的功能。
- 标注为 ‘-’，‘0’ 或 ‘1’ 的 SFR 位只能以如下方式读或写：
 - ‘-’ 除非特别说明，必须写入 0，但当读出时能返回任意值（即使向其写入 0）。这是一个保留位，作为将来功能扩展之用。
 - ‘0’ 必须写入 0，并且当读出时返回 0。
 - ‘1’ 必须写入 1，并且当读出时返回 1。

表 7 P89LPC9102 特殊功能寄存器

*表示 SFR 可进行位寻址

名称	定义	地址	位功能和位地址								复位值
			MSB				LSB				
		位地址	E7	E6	E5	E4	E3	E2	E1	E0	
ACC*	累加器	E0H									00H
ADCON1	A/D 控制寄存器 1	97H	ENBI1	ENADCI1	TMM1	-	ADCI1	ENADCI1	ADCS11	ADCS10	00H
ADINS	A/D 输入选择	A3H	ADI13	AD12	ADI11	AD10	-	-	-	-	00H
ADMODA	A/D 模式寄存器 A	C0H	BNDI1	BURST1	SCC1	SCAN1	-	-	-	-	00H
ADMODB	A/D 模式寄存器 B	A1H	CLK2	CLK1	CLK0	-	ENDAC1	—	BSA1	-	00H
AD1BH	A/D_1 边界高值寄存器	C4H									FFH
AD1BL	A/D_1 边界低值寄存器	BCH									00H

续表 7

名称	定义	地址	位功能和位地址								复位值								
			MSB				LSB												
AD1DAT0	A/D_1 数据寄存器 0	D5H									00H								
AD1DAT1	A/D_1 数据寄存器 1	D6H									00H								
AD1DAT2	A/D_1 数据寄存器 2	D7H									00H								
AD1DAT3	A/D_1 数据寄存器 3	F5H									00H								
AUXR1	辅助功能寄存器	A2H	CLKLP	EBRR	ENT1	ENT0	SRST	0	-	DPS	00H ¹								
		位地址	F7	F6	F5	F4	F3	F2	F1	F0									
B*	B 寄存器	F0H									00H								
CMP1	比较器 1 控制寄存器	ACH									-	-	CE1	CP1	CN1	—	CO1	CMF1	00H
DIVM	CPU 时钟分频控制	95H																	00H
DPTR	数据指针（2 字节）																		
DPH	数据指针高字节	83H									00H								
DPL	数据指针低字节	82H																	00H
FMADRH	编程 Flash 地址高字节	E7H																	00H
FMADRL	编程 Flash 地址低字节	E6H																	00H
FMCON	编程 Flash 控制（读）	E4H	BUSY	-	-	-	HVA	HVE	SV	OI									70H
	编程 Flash 控制（写）		FMCN	FMCN	FMCN	FMCN	FMCN	FMCN	FMCN	FMCN									
			D.7	D.6	D.5	D.4	D.3	D.2	D.1	D.0									
FMDATA	编程 Flash 数据	E5H									00H								
IEN0*	中断使能 0	A8H									EA	EWDRT	EBO	-	ET1	-	ET0	-	00H
		位地址	EF	EE	ED	EC	EB	EA	E9	E8									
IEN1*	中断使能 1	E8H	EAD	-	-	-	-	EC	EKBI	-	00H ¹								
		位地址	BF	BE	BD	BC	BB	BA	B9	B8									
IP0*	中断优先级 0	B8H	-	PWDRT	PBO	-	PT1	-	PT0	-	00H ¹								
IP0H	中断优先级 0 高字节	B7H	-	PWDRTH	PBOH	-	PT1H	-	PT0H	-	00H ¹								
		位地址	FF	FE	FD	FC	FB	FA	F9	F8									
IP1*	中断优先级 1	F8H	PAD	-	-	-	-	PC	PKBI	-	00H ¹								
IP1H	中断优先级 1 高字节	F7H	PADH	-	-	-	-	PCH	PKBIH	-	00H ¹								
KBCON	键盘控制寄存器	94H	-	-	-	-	-	-	PATN_SEL	KBIF	00H ¹								
KBMASK	键盘中断屏蔽寄存器	86H	-	-	-	-	KBMASK. 2		KBMASK.1	-	-	00H							
KBPATN	键盘模式寄存器	93H	-	-	-	-	KBPATN.2	KBPATN.1	-	-	FFH								
		位地址	87	86	85	84	83	82	81	80									
P0*	P0 口	80H	CLKOUT/ T1	-	CMPREF/ CLKIN	CIN1A	CIN1B	CIN2A/ KBI2	KBI1	-	[2]								
		位地址	97	96	95	94	93	92	91	90									
P1*	P1 口	90H	-	-	RST				T0	-	-								
P0M1	P0 口输出模式选择 1	84H	P0M1.7	-	P0M1.5	P0M1.4	P0M1.3	P0M1.2	P0M1.1	-	FFH								
P0M2	P0 口输出模式选择 2	85H	P0M2.7	-	P0M2.5	P0M2.4	P0M2.3	P0M2.2	P0M2.1		00H								
P1M1	P1 口输出模式选择 1	91H	-	-	-	-	-	P1M1.2	-	-	FFH ²								
P1M2	P1 口输出模式选择 2	92H	-	-	-	-	-	P1M2.2	-	-	00H ²								

续表 7

名称	定义	地址	位功能和位地址								复位值
			MSB							LSB	
PCON	电源控制寄存器	87H	-	-	BOPD	BOI	GF1	GF0	PMOD1	PMOD0	00H
PCONA	电源控制寄存器 A	B5H	RTCPD	-	VC PD	ADPD	-	-	-		00H ¹
PCONB	保留用于电源控制寄存器 B	B6H	-	-	-	-	-	-	-	-	00H ¹
		位地址	D7	D6	D5	D4	D3	D2	D1	D0	
PSW*	程序状态字	D0H	CY	AC	F0	RS1	RS0	OV	F1	P	00H
PT0AD	P0 口数字输入禁能	F6H	-	-	PT0AD.5	PT0AD.4	PT0AD.3	PT0AD.2	PT0AD.1	-	00H
RSTSRC	复位源寄存器	DFH	-	-	BOF	POF	-	R_WD	R_SF	R_EX	[3]
RTCCON	实时时钟控制	D1H	RTCF	RTCS1	RTCS0	-	-	-	ERTC	RTCEN	60H ^{2,4}
RTCH	实时时钟寄存器高值	D2H									00H ⁴
RTCL	实时时钟寄存器低值	D3H									00H ⁴
SP	堆栈指针	81H									07H
TAMOD	定时器 0/1 附加模式	8FH	-	-	-	T1M2	-	-	-	T0M2	00H
		位地址	8F	8E	8D	8C	8B	8A	89	88	
TCON*	定时器 0/1 控制	88H	TF1	TR1	TF0	TR0	-	-	-	-	00H
TH0	定时器 0 高字节	8CH									00H
TH1	定时器 1 高字节	8DH									00H
TL0	定时器 0 低字节	8AH									00H
TL1	定时器 1 低字节	8BH									00H
TMOD	定时器 0/1 模式	89H	-	-	T1M1	T1M0	-	-	T0M1	T0M0	00H
TRIM	内部振荡调整寄存器	96H	RCCLK	ENCLK	TRIM.5	TRIM.4	TRIM.3	TRIM.2	TRIM.1	TRIM.0	[5],[4]
WDCON	看门狗控制寄存器	A7H	PRE2	PRE1	PRE0	-	-	WDRUN	WDT0F	WDCLK	[6], [4]
WDL	看门狗装载	C1H									FFH
WFEED1	看门狗清零 1	C2H									
WFEED2	看门狗清零 2	C3H									

[1] SFR 中不可执行的位（用“-”标记）总是为 X（未知）。除非特别说明，这些位不应被写入，因为它们可用于将来扩展的其它用途中。当被读出时，尽管这些位未知，它们显示的复位值为 0。

[2] 上电复位后所有的 I/O 口都为仅为输入（高阻）状态。

[3] RSTSRC 寄存器反映 P89LPC9102/9103/9107 复位的原因。在上电复位时，所有复位源标志都清零（POF 和 BOF 除外）。上电复位值为 xx110000。

[4] 上电复位是唯一影响这些特殊功能寄存器的复位。

[5] 上电复位时，TRIM 寄存器初始化为出厂时的配置。其它复位将不会影响 TRIM 寄存器的初始化。

[6] 复位后，复位值为 111001x1，即 PRE2-PRE0 全为 1，WDRUN=1 且 WDCLK=1。看门狗定时器复位时 WDT0F 位为 1，上电复位时 WDT0F 为 0。其它复位将不会影响 WDT0F。

表 8 P89LPC9103 特殊功能寄存器

*表示 SFR 可进行位寻址

名称	定义	地址	位功能和位地址								复位值
			MSB							LSB	
		位地址	E7	E6	E5	E4	E3	E2	E1	E0	
ACC*	累加器	E0H									00H
ADCON1	A/D 控制寄存器 1	97H	ENBI1	ENADCI1	TMM1	-	ADCI1	ENADC1	ADCS11	ADCS10	00H
ADINS	A/D 输入选择	A3H	ADI13	AD12	ADI11	AD10	-	-	-	-	00H
ADMODA	A/D 模式寄存器 A	C0H	BNDI1	BURST1	SCC1	SCAN1	-	-	-	-	00H
ADMODB	A/D 模式寄存器 B	A1H	CLK2	CLK1	CLK0	-	ENDAC1	-	BSA1	-	00H
AD1BH	A/D_1 边界高值寄存器	C4H									FFH
AD1BL	A/D_1 边界低值寄存器	BCH									00H
AD1DAT0	A/D_1 数据寄存器 0	D5H									00H
AD1DAT1	A/D_1 数据寄存器 1	D6H									00H
AD1DAT2	A/D_1 数据寄存器 2	D7H									00H
AD1DAT3	A/D_1 数据寄存器 3	F5H									00H
AUXR1	辅助功能寄存器	A2H	CLKLP	EBRR	-	-	SRST	0	-	DPS	00H ¹
		位地址	F7	F6	F5	F4	F3	F2	F1	F0	
B*	B 寄存器	F0H									00H
BRGR0 ^[2]	波特率发生器低字节	BEH									00H
BRGR1 ^[2]	波特率发生器高字节	BFH									00H
BRGCON	波特率发生器控制	BDH	-	-	-	-	-	-	SBRGS	BRGEN	00H ²
CMP1	比较器 1 控制寄存器	ACH	-	-	CE1	CP1	CN1	-	CO1	CMF1	00H
DIVM	CPU 时钟分频控制	95H									00H
DPTR	数据指针（2 字节）										
DPH	数据指针高字节	83H									00H
DPL	数据指针低字节	82H									00H
FMADRH	编程 Flash 地址高字节	E7H									00H
FMADRL	编程 Flash 地址低字节	E6H									00H
FMCON	编程 Flash 控制（读）	E4H	BUSY	-	-	-	HVA	HVE	SV	OI	70H
	编程 Flash 控制（写）		FMCMD.	FMCMD.	FMCMD.	FMCMD.	FMCMD.	FMCMD.	FMCMD.	FMCMD.	
			7	6	5	4	3	2	1	0	
FMDATA	编程 Flash 数据	E5H									00H
IEN0*	中断使能 0	A8H	EA	EWDR1	EBO	ES/ESR	ET1	-	ET0	-	00H
		位地址	EF	EE	ED	EC	EB	EA	E9	E8	
IEN1*	中断使能 1	E8H	EAD	EST	-	-	-	EC	EKBI	-	00H ¹
		位地址	BF	BE	BD	BC	BB	BA	B9	B8	
IP0*	中断优先级 0	B8H	-	PWDR1	PBO	PS/PSR	PT1	-	PT0	-	00H ¹
IP0H	中断优先级 0 高字节	B7H	-	PWDR1H	PBOH	PSH/PSRH	PT1H	-	PT0H	-	00H ¹
		位地址	FF	FE	FD	FC	FB	FA	F9	F8	
IP1*	中断优先级 1	F8H	PAD	PST	-	-	-	PC	PKBI	-	00H ¹

续表 8

名称	定义	地址	位功能和位地址								复位值
			MSB						LSB		
		位地址	FF	FE	FD	FC	FB	FA	F9	F8	
IP1H	中断优先级 1 高字节	F7H	PADH	PSTH	-	-	-	PCH	PKBIH	-	00H ¹
KBCON	键盘控制寄存器	94H	-	-	-	-	-	-	PATN_SEL	KBIF	00H ¹
KBMASK	键盘中断屏蔽寄存器	86H		-	-	-		KBMASK	KBMASK	-	00H
								.2	.1		
KBPATN	键盘模式寄存器	93H	-	-	-	-		KBPATN.	KBPATN.	-	FFH
							2	1			
		位地址	87	86	85	84	83	82	81	80	
P0*	P0 口	80H	-	-	CMPREF/ CLKIN	CIN1A	CIN1B	KBI2	KBI1	-	[3]
		位地址	97	96	95	94	93	92	91	90	
P1*	P1 口	90H	-	-	RST			-	RXD	TXD	
P0M1	P0 口输出模式选择 1	84H	-	-	P0M1.5	P0M1.4	P0M1.3	P0M1.2	P0M1.1	-	FFH
P0M2	P0 口输出模式选择 2	85H	-	-	P0M2.5	P0M2.4	P0M2.3	P0M2.2	P0M2.1		00H
P1M1	P1 口输出模式选择 1	91H	-	-	-	-	-	-	P1M1.1	P1M1.0	FFH ³
P1M2	P1 口输出模式选择 2	92H	-	-	-	-	-	-	P1M2.1	P1M2.2	00H ³
PCON	电源控制寄存器	87H	SMOD1	SMOD0	BOPD	BOI	GF1	GF0	PMOD1	PMOD0	00H
PCONA	电源控制寄存器 A	B5H	RTCPD	-	VCPD	ADPD	-	-	SPD		00H ¹
PCONB	保留用于电源控制寄存器 B	B6H	-	-	-	-	-	-	-	-	00H ¹
		位地址	D7	D6	D5	D4	D3	D2	D1	D0	
PSW*	程序状态字	D0H	CY	AC	F0	RS1	RS0	OV	F1	P	00H
PT0AD	P0 口数字输入禁能	F6H	-	-	PT0AD.5	PT0AD.4	PT0AD.3	PT0AD.2	PT0AD.1	-	00H
RSTSRC	复位源寄存器	DFH	-	-	BOF	POF	R_BK	R_WD	R_SF	R_EX	[4]
RTCCON	实时时钟控制	D1H	RTCF	RTCS1	RTCS0	-	-	-	ERTC	RTCEN	60H ^{3,5}
RTCH	实时时钟寄存器高值	D2H									00H ⁵
RTCL	实时时钟寄存器低值	D3H									00H ⁵
SADDR	串口地址寄存器	A9H									00H
SADEN	串口地址使能	B9H									00H
SBUF	串口数据缓冲区寄存器	99H									xxH
		位地址	9F	9E	9D	9C	9B	9A	99	98	
SCON*	串行口控制	98H	SM0/FE	SM1	SM2	REN	TB8	RB8	TI	RI	00H
SSTAT	串行口扩展状态寄存器	BAH	DBMOD	INTLO	CIDIS	DBISEL	FE	BR	OE	STINT	00H
SP	堆栈指针	81H									07H
		位地址	8F	8E	8D	8C	8B	8A	89	88	
TCON*	定时器 0/1 控制	88H	TF1	TR1	TF0	TR0	-	-	-	-	00H
TH0	定时器 0 高字节	8CH									00H
TH1	定时器 1 高字节	8DH									00H

名称	定义	地址	位功能和位地址								复位值
			MSB				LSB				
TL0	定时器 0 低字节	8AH									00H
TL1	定时器 1 低字节	8BH									00H
		位地址	8F	8E	8D	8C	8B	8A	89	88	00H [6],[5] [7],[5] FFH
TMOD	定时器 0/1 模式	89H	-	-	T1M1	T1M0	-	-	T0M1	T0M0	
TRIM	内部振荡调整寄存器	96H	RCCLK	-	TRIM.5	TRIM.4	TRIM.3	TRIM.2	TRIM.1	TRIM.0	
WDCON	看门狗控制寄存器	A7H	PRE2	PRE1	PRE0	-	-	WDRUN	WDT0F	WDCLK	
WDL	看门狗装载	C1H									
WFEED1	看门狗清零 1	C2H									
WFEED2	看门狗清零 2	C3H									

[1] SFR 中不可执行的位（用“-”标记）总是为 X（未知）。除非特别说明，这些位不应被写入，因为它们可用于将来扩展的其它用途中。当被读出时，尽管这些位未知，它们显示的复位值为 0。

[2] 只有当 BRGCON SFR 中的 BRGEN 为 0 时，才可对 BRGR1 和 BRGR0 进行写操作。当 BRGEN=1, 写入其中任意一个，结果将是不可预知的。

[3] 上电复位后所有的 I/O 口都为仅为输入（高阻）状态。

[4] RSTSRC 寄存器反映 P89LPC9102/9103/9107 复位的原因。在上电复位时，所有复位源标志都清零（POF 和 BOF 除外）。上电复位值为 xx110000。

[5] 上电复位是唯一影响这些特殊功能寄存器的复位。

[6] 上电复位时，TRIM 寄存器初始化为出厂时的配置。其它复位将不会影响 TRIM 寄存器的初始化。

[7] 复位后，复位值为 111001x1，即 PRE2-PRE0 全为 1，WDRUN=1 且 WDCLK=1。看门狗定时器复位时 WDT0F 位为 1，上电复位时 WDT0F 为 0。其它复位将不会影响 WDT0F。

表 9 P89LPC9107 特殊功能寄存器

*表示 SFR 可进行位寻址

名称	定义	地址	位功能和位地址								复位值								
			MSB				LSB												
		位地址	E7	E6	E5	E4	E3	E2	E1	E0									
ACC*	累加器	E0H									00H								
ADCON1	A/D 控制寄存器 1	97H									ENBI1	ENADCI1	TMM1	-	ADCI1	ENADCI1	ADCS11	ADCS10	00H
ADINS	A/D 输入选择	A3H									ADI13	AD12	ADI11	AD10	-	-	-	-	00H
ADMODA	A/D 模式寄存器 A	C0H									BNDI1	BURST1	SCC1	SCAN1	-	-	-	-	00H
ADMODB	A/D 模式寄存器 B	A1H									CLK2	CLK1	CLK0	-	ENDAC1	-	BSA1	-	00H
AD1BH	A/D_1 边界高值寄存器	C4H																	FFH
AD1BL	A/D_1 边界低值寄存器	BCH																	00H
AD1DAT0	A/D_1 数据寄存器 0	D5H																	00H
AD1DAT1	A/D_1 数据寄存器 1	D6H																	00H
AD1DAT2	A/D_1 数据寄存器 2	D7H																	00H
AD1DAT3	A/D_1 数据寄存器 3	F5H																	00H
AUXR1	辅助功能寄存器	A2H									CLKLP	EBRR	ENT1	ENT0-	SRST	0	-	DPS	00H ¹
		位地址	F7	F6	F5	F4	F3	F2	F1	F0									
B*	B 寄存器	F0H									00H								
BRGR0 ^[2]	波特率发生器低字节	BEH																	00H
BRGR1 ^[2]	波特率发生器高字节	BFH																	00H

续表 9

名称	定义	地址	位功能和位地址								复位值
			MSB				LSB				
BRGCON	波特率发生器控制	BDH	-	-	-	-	-	-	SBRGS	BRGEN	00H ²
CMP1	比较器 1 控制寄存器	ACH	-	-	CE1	CP1	CN1	-	CO1	CMF1	00H ³
DIVM	CPU 时钟分频控制	95H									00H
DPTR	数据指针 (2 字节)										
DPH	数据指针高字节	83H									00H
DPL	数据指针低字节	82H									00H
FMADRH	编程 Flash 地址高字节	E7H									00H
FMADRL	编程 Flash 地址低字节	E6H									00H
	编程 Flash 控制 (读)	E4H	BUSY	-	-	-	HVA	HVE	SV	OI	70H
FMCON	编程 Flash 控制 (写)		FMCMD.	FMCMD.	FMCMD.	FMCMD.	FMCMD.3	FMCMD.2	FMCMD.	FMCMD.	
			7	6	5	4			1	0	
FMDATA	编程 Flash 数据	E5H									00H
IEN0*	中断使能 0	A8H	EA	EWDR	EBO	ES/ESR	ET1	-	ET0	-	00H
		位地址	EF	EE	ED	EC	EB	EA	E9	E8	
IEN1*	中断使能 1	E8H	EAD	EST	-	-	-	EC	EKBI	-	00H ¹
		位地址	BF	BE	BD	BC	BB	BA	B9	B8	
IP0*	中断优先级 0	B8H	-	PWDR	PBO	PS/PSR	PT1	-	PT0	-	00H ¹
IP0H	中断优先级 0 高字节	B7H	-	PWDRTH	PBOH	PSH/PSRH	PT1H	-	PT0H	-	00H ¹
		位地址	FF	FE	FD	FC	FB	FA	F9	F8	
IP1*	中断优先级 1	F8H	PAD	PST	-	-	-	PC	PKBI	-	00H ¹
IP1H	中断优先级 1 高字节	F7H	PADH	PSTH	-	-	-	PCH	PKBIH	-	00H ¹
KBCON	键盘控制寄存器	94H	-	-	-	-	-	-	PATN_SEL	KBIF	00H ¹
KBMASK	键盘中断屏蔽寄存器	86H		-	-	-	KBMASK. KBMASK.		-	-	00H
							2	1			
KBPATN	键盘模式寄存器	93H	-	-	-	-	KBPATN.2	KBPATN.1	-	-	FFH
		位地址	87	86	85	84	83	82	81	80	
P0*	P0 口	80H	-	-	CMPPREF/ CLKIN	CIN1A	CIN1B	KBI2	KBI1	-	[3]
		位地址	97	96	95	94	93	92	91	90	
P1*	P1 口	90H	-	-	RST			-	RXD	TXD	
P0M1	P0 口输出模式选择 1	84H	-	-	P0M1.5	P0M1.4	P0M1.3	P0M1.2	P0M1.1	-	FFH
P0M2	P0 口输出模式选择 2	85H	-	-	P0M2.5	P0M2.4	P0M2.3	P0M2.2	P0M2.1		00H
P1M1	P1 口输出模式选择 1	91H	-	-	-	-	-	-	P1M1.1	P1M1.0	FFH ³
P1M2	P1 口输出模式选择 2	92H	-	-	-	-	-	-	P1M2.1	P1M2.2	00H ³
PCON	电源控制寄存器	87H	SMOD1	SMOD0	BOPD	BOI	GF1	GF0	PMOD1	PMOD0	00H
PCONA	电源控制寄存器 A	B5H	RTCPD	-	VCPD	ADPD	-	-	SPD		00H ¹
PCONB	保留用于电源控制寄存器 B	B6H	-	-	-	-	-	-	-	-	00H ¹
		位地址	D7	D6	D5	D4	D3	D2	D1	D0	
PSW*	程序状态字	D0H	CY	AC	F0	RS1	RS0	OV	F1	P	00H

续表 9

名称	定义	地址	位功能和位地址								复位值
			MSB				LSB				
PT0AD	P0 口数字输入禁能	F6H	-	-	PT0AD.5	PT0AD.4	PT0AD.3	PT0AD.2	PT0AD.1	-	00H
RSTSRC	复位源寄存器	DFH	-	-	BOF	POF	R_BK	R_WD	R_SF	R_EX	[4]
RTCCON	实时时钟控制	D1H	RTCF	RTCS1	RTCS0	-	-	-	ERTC	RTCEN	60H ^{3,5}
RTCH	实时时钟寄存器高值	D2H									00H ⁵
RTCL	实时时钟寄存器低值	D3H									00H ⁵
SADDR	串口地址寄存器	A9H									00H
SADEN	串口地址使能	B9H									00H
SBUF	串口数据缓冲区寄存器	99H									xxH
		位地址	9F	9E	9D	9C	9B	9A	99	98	
SCON*	串行口控制	98H	SM0/FE	SM1	SM2	REN	TB8	RB8	TI	RI	00H
SSTAT	串行口扩展状态寄存器	BAH	DBMOD	INTLO	CIDIS	DBISEL	FE	BR	OE	STINT	00H
SP	堆栈指针	81H									07H
		位地址	8F	8E	8D	8C	8B	8A	89	88	
TCON*	定时器 0/1 控制	88H	TF1	TR1	TF0	TR0	-	-	-	-	00H
TH0	定时器 0 高字节	8CH									00H
TH1	定时器 1 高字节	8DH									00H
TL0	定时器 0 低字节	8AH									00H
TL1	定时器 1 低字节	8BH									00H
TMOD	定时器 0/1 模式	89H	-	-	T1M1	T1M0	-	-	T0M1	T0M0	00H
TRIM	内部振荡调整寄存器	96H	RCCLK	ENCLK	TRIM.5	TRIM.4	TRIM.3	TRIM.2	TRIM.1	TRIM.0	[6] ,[5]
WDCON	看门狗控制寄存器	A7H	PRE2	PRE1	PRE0	-	-	WDRUN	WDTOF	WDCLK	[7], [5]
WDL	看门狗装载	C1H									FFH
WFEED1	看门狗清零 1	C2H									
WFEED2	看门狗清零 2	C3H									

[1] SFR 中不可执行的位（用‘-’标记）总是为 X（未知）。除非特别说明，这些位应被写入，因为它们可用于将来扩展的其它用途中。当被读出时，尽管这些位未知，它们显示的复位值为 0。

[2] 只有当 BRGCON SFR 中的 BRGEN 为 0 时，才可对 BRGR1 和 BRGR0 进行写操作。当 BRGEN=1,写入其中任意一个，结果将是不可预知的。

[3] 上电复位后所有的 I/O 口都为仅为输入（高阻）状态。

[4] RSTSRC 寄存器反映 P89LPC9102/9103/9107 复位的原因。在上电复位时，所有复位源标志都清零（POF 和 BOF 除外）。上电复位值为 xx110000。

[5] 上电复位是唯一影响这些特殊功能寄存器的复位。

[6] 上电复位时，TRIM 寄存器初始化为出厂时的配置。其它复位将不会影响 TRIM 寄存器的初始化。

[7] 复位后，复位值为 111001x1，即 PRE2-PRE0 全为 1，WDRUN=1 且 WDCLK=1。看门狗定时器复位时 WDTOF 位为 1，上电复位时 WDTOF 为 0。其它复位将不会影响 WDTOF。

8.2 增强型 CPU

P89LPC9102/9103/9107 采用增强型 80C51 CPU，其运行速度是标准 80C51 的 6 倍。一个机器周期由 2 个 CPU 时钟周期组成，大多数指令执行时间为 1 到 2 个机器周期。

8.3 时钟

8.3.1 时钟定义

P89LPC9102/9103/9107 器件的几个内部时钟定义如下：

OSCCLK—输入到 DIVM 分频器的时钟。OSCCLK 可选择 4 个时钟源之一（见图 10 “P89LPC9102 振荡器控制框图”），也可分频为更低的频率（见 8.8 节“CCLK 调整：DIVM 寄存器”）。

注：fosc 定义为 OSCCLK 频率。

CCLK—CPU 时钟；时钟分频器的输出。每个机器周期包含 2 个 CCLK 周期，大多数指令执行时间为 1 到 2 个机器周期（2 或 4 个 CCLK 周期）。

RCCLK—内部 7.373MHz RC 振荡器输出。当时钟倍频器选项使能时，提供 14.746MHz 的输出频率。

PCLK—用于不同外围器件的时钟，为 CCLK/2。

8.3.2 CPU 时钟(OSCCLK)

P89LPC9102/9103/9107 提供几个可由用户选择的振荡器选项来产生 CPU 时钟。这样就满足了从高精度到低成本的不同需求。这些选项在对 Flash 进行编程时配置，包括片内看门狗振荡器、片内 RC 振荡器和外部时钟输入。

8.4 片内 RC 振荡器选项

P89LPC9102/9103/9107 具有一个 6 位 TRIM 寄存器，可对 RC 振荡器的频率进行调整。在复位时，TRIM 的值初始化为出厂时预编程值来将振荡器频率调整为 7.373MHz，室温下有 ±1% 的误差。用户程序可通过写 TRIM 寄存器来将 RC 振荡器调整为其它频率。当时钟倍频器选项被使能(UCFG1.3=1)时，输出频率为 14.746MHz。如果 CCLK 为 8MHz 或更低，可将 CLKLP SFR 位(AUXR1.7)置位来降低功耗。复位时，CLKLP 为 0 以实现最高性能。如果 CCLK 运行在 8MHz 或更低的频率下，该位可通过软件置位。

RCCLK 位(TRIM.7)可用来切换 UCFG1 选择的时钟源和内部 RC 振荡器。这使得低频时钟源（如 WDT）或低频外部时钟源可用作器件时钟来节省功耗，然后切换到更高频率的内部 RC 振荡器来执行处理。

8.5 看门狗振荡器选项

看门狗定时器具有一个独立的 400KHz 频率振荡器。在不需要使用高频时钟时，可使用该振荡器节省功耗。




图 10 P89LPC9102 振荡器控制框图




图 11 P89LPC9103/9107 振荡器控制框图

8.6 外部时钟输入选项

在此配置中，提供 CPU 时钟的外部时钟源从 P0.5/CMPREF/CLKIN 管脚输入。频率可从 0Hz 到 18MHz。P0.5/CMPREF/CLKIN 管脚可作为标准 I/O 口。**当使用频率高于 12MHz 的振荡器时，必须使能 P1.5 的复位输入功能。上电时，需要一个外部电路使器件保持复位状态，直至 V_{DD} 到达指定的电平。当系统电源被移走时， V_{DD} 将降至低于指定的最低工作电压。在某些使用频率高于 12MHz 的振荡器的应用中，当 V_{DD} 降至低于指定的最低工作电压时，需要一个外部掉电检测电路使器件保持复位状态。**

8.7 CCLK 唤醒延迟

P89LPC9102/9103/9107 具有一个内部唤醒定时器，可使时钟延迟直到稳定下来，其延迟时间取决于使用的时钟源。

8.8 CCLK 调整: DIVM 寄存器

OSCCLK 频率可通过配置分频寄存器 DIVM 进行 510 分频来提供 CCLK。此特性可用于暂时使 CPU 以较低频率工作以降低功耗。通过分频, 程序以较低速度运行时, CPU 能保持对不是退出空闲模式的事件的响应能力。并且比掉电模式少了振荡器起振时间。在程序内 DIVM 的值可随时改变而无需中断程序运行。

8.9 低功耗选择

如果 CCLK 为 8MHz 或更低, CLKLP 位 (AUXR1.7) 可置位以进一步降低功耗。此外, 在任何一次复位后, CLKLP 都为 0。

8.10 存储器结构

P89LPC9102/9103/9107 的不同存储空间如下所示:

- DATA

128 字节内部数据存储空间 (00h:7Fh)。可使用除 MOVX 和 MOVC 之外的指令直接或间接寻址。此空间可作为全部或部分堆栈空间。

- SFR

特殊功能寄存器。选中的 CPU 寄存器和外设控制及状态寄存器只能通过直接寻址访问。

- CODE

1kB 的代码存储空间。作为程序执行部分并通过 MOVC 指令访问。

8.11 中断

P89LPC9102 支持 9 个中断源: 定时器 0 和 1、掉电检测、看门狗定时器/RTC、键盘中断、比较器 1 和 A/D 转换器。

P89LPC9103/9107 支持 9 个中断源: 定时器 0 和 1、串口 Tx、串口 Rx、组合的串口 Rx/Tx、掉电检测、看门狗定时器/RTC、键盘中断、比较器和 A/D 转换器。

任何一个中断源均可通过置位或清零 IEN0 和 IEN1 中相应的位来实现单独的使能或禁用。IEN0 中还包含了一个全局禁止位 EA, 它可禁止所有的中断。

每个中断源可单独设置为四个中断优先级之一, 通过清零或置位 IP0, IP0H, IP1, IP1H 中的相应位来实现。一个中断服务程序可响应更高级的中断, 但不能响应同优先级或低级中断。最高级中断服务程序不能被其它任何中断源中断。如果两个不同中断优先级的中断源在指令开始时同时申请中断, 响应较高优先级的中断申请。

如果相同优先级的中断源在指令开始时同时申请中断, 那么将通过一个内部查询序列确定首先响应哪一个中断请求, 这叫做仲裁队列。注: 仲裁队列只用来处理相同优先级别中断源同时申请中断的情况。

8.11.1 外部中断输入

P89LPC9102/9103/9107 具有键盘中断功能。这可用作外部中断输入。

如果 P89LPC9102/9103/9107 处于掉电或空闲状态时外部中断使能，中断将唤醒处理器使其恢复运行。详细内容请参考 8.14 节“节电模式”部分。




图 12 中断源, 中断使能, 掉电唤醒中断源(P89LPC9102)




图 13 中断源, 中断使能, 掉电唤醒中断源(P89LPC9103/9107)

8.12 I/O 口

P89LPC9102/9103/9107 有 6, 7 或 8 个 I/O 口, 其具体数目取决于所选择的时钟源选项和复位管脚选项。参考表 10。

表 10 可用的 I/O 口数目

时钟源	复位选项	I/O 口数目 (10 脚封装)	I/O 口数目 (14 脚封装)
片内振荡器或 看门狗振荡器	无外部复位 (上电时除外)	8	10
	使用外部复位脚 $\overline{\text{RST}}$	7	9
外部时钟输入	无外部复位 (上电时除外)	7	9
	使用外部复位脚 $\overline{\text{RST}}$	6	8

[1]时钟频率大于 12MHz 时必须支持外部 P1.5 管脚复位。

8.12.1 I/O 口配置

除了 1 个 I/O 管脚以外, P89LPC9102/9103/9107 其他所有的 I/O 管脚均可在 1 位基础上由软件配置成 4 种类型之一。这四种类型分别为: 准双向口(标准 80C51 输出模式), 推挽, 开漏或仅为输入。每个口的 2 个配置寄存器选择每个管脚的输出类型。

P1.5($\overline{\text{RST}}$)只能作为输入口, 无法进行配置。

8.12.2 准双向口输出配置

准双向口输出类型可用作输出和输入而不需重新配置端口。这是因为当口线输出为 1 时驱动能力很弱, 允许外部装置将其拉低。当管脚输出为低时, 它的驱动能力很强, 可吸收相当大的电流。准双向口除了有三个上拉晶体管适应不同的需要外, 其特性和开漏输出有些相似。

P89LPC9102/9103/9107 为 3V 器件, 但管脚可承受 5V 电压。在准双向口模式中, 如果用户在管脚加上 5V 电压, 将会有电流从管脚流向 V_{DD} , 这将导致额外的功率消耗。因此, 建议不要在准双向口模式中向管脚施加 5V 电压。

准双向口带有一个施密特触发输入以及一个干扰抑制电路。

8.12.3 开漏输出配置

当口线锁存器为 ‘0’ 时, 开漏输出配置断开端口驱动器的所有上拉晶体管, 仅驱动下拉晶体管。作为逻辑输出时, 这种配置方式下的端口必须有外部上拉, 一般通过电阻外接到 V_{DD} 。

开漏端口带有一个施密特触发输入以及一个干扰抑制电路。

8.12.4 仅为输入配置

仅为输入配置无输出驱动器。它带有一个施密特触发输入以及一个干扰抑制电路。

8.12.5 推挽输出配置

推挽输出配置的下拉结构与开漏输出以及准双向口输出模式的下拉结构相同, 但当锁存器为 ‘1’ 时提供持续的强上拉。推挽模式一般用于需要更大驱动电流的情况。推挽管脚带有一个施密特触发输入以及一个干扰抑制电路。

8.12.6 P0 口模拟功能

P89LPC9102/9103/9107 集成 1 个模拟比较器。为了得到最佳的模拟性能并降低功耗，用于模拟功能的管脚必须禁止数字输入和输出功能。

通过将端口设置成仅为输入（高阻抗）来禁止数字信号输出，如 8.12.4 节“仅为输入配置”所述。

P0 口的数字输入可通过 PT0AD 寄存器禁止。在任何一次复位后，PT0AD 位默认为 0 以使能数字功能。

8.12.7 附加端口特性

上电后所有的管脚都仅为输入模式。**请注意此配置不同于 LPC76x 器件系列。**

- 上电之后，除 P1.5 之外，所有口都可由软件进行配置。
- P1.5 只可用于输入功能。

每个 P89LPC9102/9103/9107 输出口都可提供灌电流驱动 LED。但是所有口的输出电流总和不能超过规定的最大电流。详细内容请参考表 12 “静态特性”。

可用作输出的所有端口的电平转换速度都可以控制，这就可避免因电平转换过快而导致的噪声。转换速度在出厂时设定为大约 10ns 的上升时间和下降时间。

8.13 电源监控功能

P89LPC9102/9103/9107 内含电源监控功能用于防止初始上电时的错误操作及运行时出现掉电或电源下降等情况。这是通过两个硬件功能完成的：上电检测及掉电检测。

8.13.1 掉电检测

掉电检测功能可用于检测电源电压是否降至某一特定值以下。掉电检测的默认操作是使处理器复位。但它也可配置为产生中断。

掉电检测可由软件使能或禁能。

如果掉电检测使能，当 V_{DD} 低于掉电阈值电压 V_{BO} (见表 12 “静态特性”) 时产生掉电条件，并在 V_{DD} 上升超过 V_{BO} 时取消。如果 P89LPC9102/9103/9107 器件的电源电压可以低于 2.7V，掉电检测使能(BOE)应当保持未编程状态，这样器件可在 2.4V 时工作。否则持续的掉电复位将使器件无法工作。

若要正确检测到掉电， V_{DD} 上升和下降时间必须符合一定规律。详细内容请参考表 12 “静态特性”。

8.13.2 上电检测

上电检测功能类似于掉电检测，但设计成初始上电时电源电压上升到掉电检测阈值电平之前工作。通过置位 RSTSRC 寄存器中的上电检测标记(POF)来指示初始上电条件。POF 将会一直保持置位状态，直到由软件清零。

8.14 节电模式

P89LPC9102/9X103/9107 支持 3 种不同的节电模式，分别为空闲模式、掉电模式和完全掉电模式。

8.14.1 空闲模式

空闲模式下片内外设继续工作，允许其在产生中断时激活处理器。任何一个使能的中断源或复位均可结束空闲模式。

8.14.2 使用 DIVM 寄存器的减速模式

减速模式通过分频 OSCCLK 频率产生 CCLK 来实现。通过配置 DIVM 寄存器可对 OSCCLK 进行高达 510 分频。该特性可使 CPU 暂时以较低频率工作来降低功耗。通过将时钟分频，CPU 在低速下正常执行程序，从而能保持对不是退出空闲模式的事件的响应能力。并且比掉电模式少了振荡器起振时间。DIVM 的值可随时改变而无需中断程序运行。

8.14.3 掉电模式

掉电模式将振荡器停振以使功耗最小。任何复位或特定中断都可使 P89LPC9102/9103/9107 退出掉电模式。在掉电模式中，电源电压可以降低到 RAM 保持电压 V_{RAM} 。这样将 RAM 内容保存为进入掉电模式时的状态。SFR 内容在 V_{DD} 低于 V_{RAM} 时不受保护。因此这种情况下建议通过复位唤醒处理器。在退出掉电模式前 V_{DD} 必须上升到操作电压范围之内。

在掉电模式中某些功能继续工作并消耗功率，这样就增加了掉电时的总功耗。这些功能包括：掉电检测、看门狗定时器、比较器（注：比较器可单独实现掉电）、RTC/系统定时器。内部 RC 振荡器被禁止，除非选择 RC 振荡器作为系统时钟并使能 RTC。

8.14.4 完全掉电模式

完全掉电模式和掉电模式的区别在于：完全掉电模式下掉电检测电路和电压比较器都禁能以节省功耗。内部 RC 振荡器被禁止，除非选择 RC 振荡器作为系统时钟并使能 RTC。在掉电模式下如果使用内部 RC 振荡器作为 RTC 时钟源，将会有相当大的功耗。当 RTC 在掉电模式下运行时，建议使用外部低频时钟来实现较低的功耗。

8.15 复位

P1.5/ $\overline{RST}$ 管脚可作为低电平有效复位输入或数字输入口 P1.5。当 UCFG1 寄存器中的位 RPE（复位管脚使能）置位时，使能 P1.5 的外部复位输入功能。当清零时，P1.5 脚用作一个输入管脚。

注：在上电过程中，RPE 选择无效，该管脚始终作为复位输入。在上电过程中，连接到该管脚的外部电路不应将其拉低，否则将使器件一直处于复位状态。在上电完成之后，该管脚可根据 RPE 位的状态作为外部复位输入或数字输入口。只有上电复位会暂时使 RPE 位的设定失效，其它复位源无法影响 RPE 位的设定。

注：在电源周期过程中， V_{DD} 必须在电源重新应用之前降至 V_{POR} 以下（见表 12 “静态特性”）以确保上电复位。

复位可由下列复位源引起:

- 外部复位管脚 (上电或通过 UCFG1 配置为使用外部复位)
- 上电检测
- 掉电检测
- 看门狗定时器
- 软件复位
- UART 间隔字符检测复位 (P89LPC9103/9107)。

每一个复位源在复位寄存器 RSTSRC 中都有一个对应的标志。用户可读取该寄存器以判断最近的复位源是哪一个。这些标志位可通过软件写入“0”到相应的位来清零。可以有多个的标志位置位:

- 上电复位时, POF 和 BOF 置位, 而其它标志位清零。
- 对于其它的复位, 之前置位还没有被清零的标志位不会受到影响。

8.16 定时器 0 和 1

P89LPC9102 有两个通用定时/计数器, 与标准 80C51 定时器 0 及定时器 1 类似。这些定时器有 5 种工作模式 (模式 0, 1, 2, 3 和 6)。两个定时器的模式 0, 1 和 2 都相同。模式 3 则不同。

P89LPC9103/9107 有两个通用定时器, 与标准 80C51 定时器 0 及定时器 1 类似。这些定时器有 4 种工作模式 (模式 0, 1, 2 和 3)。两个定时器的模式 0, 1 和 2 都相同。模式 3 则不同。

8.16.1 模式 0

将定时器设置成模式 0 时类似 8048 定时器, 即带 32 分频-预分频器的 8 位计数器。在这种模式下, 定时器寄存器配置为 13 位寄存器。定时器 0 及定时器 1 在模式 0 中的操作相同。

8.16.2 模式 1

模式 1 除了使用的是 16 位的定时器寄存器外, 其它与模式 0 相同。

8.16.3 模式 2

模式 2 配置定时器寄存器为可自动重装的 8 位计数器。定时器 0 及定时器 1 在模式 2 中的操作相同。

8.16.4 模式 3

在模式 3 中定时器 1 停止工作。在此模式中, 定时器 0 用作两个独立的 8 位计数器, 它用于需要一个额外的 8 位定时器的场合。当定时器 1 处于模式 3 时, 它可用作串行口的波特率发生器。

8.16.5 模式 6 (P89LPC9102/9107)

在该模式中, 相应的定时器变为一个 PWM, 它的满周期为 256 个定时器时钟。

8.16.6 定时器溢出触发输出 (P89LPC9012/9017)

定时器 0 和 1 可配置为发生定时器溢出时自动触发端口输出。T0 和 T1 的计数输入与定时器触发输出占用相同的管脚。打开该模式后, 在首次定时器溢出之前端口的输出为逻辑 1。

8.17 RTC/系统定时器

P89LPC9102/9103/9107 具有一个简单的 RTC, 它允许用户在器件其它部分掉电时能够继续运行一个精确的定时器。实时时钟可以作为一个中断或一个唤醒源。实时时钟是一个 23 位递减计数器, 由一个 7 位的预分频器和 16 位可装载的递减计数器组成。当计数值为全 '0' 时, 计数器重新装载并置位 RTCF 标志。该计数器的时钟源为 CCLK。只有上电复位才能将实时时钟及其相关的 SFR 寄存器复位为默认状态。

8.18 UART (P89LPC9103/9107)

P89LPC9103/9107 具有一个增强型的 UART。它和传统的 80C51 UART 兼容, 但有一点除外, 即定时器 2 的溢出不能用于产生波特率。P89LPC9103/9107 还带有一个独立的波特率发生器。波特率可以选择由 CCLK (由一个常数分频), 定时器 1 溢出或者独立的波特率发生器产生。除了产生波特率以外, 在标准 80C51 UART 基础上还增加了帧错误检测、自动地址识别、可选的双缓冲以及几个中断选项。UART 具有 4 种操作模式: 移位寄存器、8 位 UART、9 位 UART 以及 CCLK/32 或 CCLK/16。

8.18.1 模式 0

串行数据通过 RxD 进出。TxD 输出移位时钟。每次发送或接收都为 8 位, LSB (最低位) 在前。波特率固定为 CPU 时钟频率的 1/16。

8.18.2 模式 1

TxD 脚发送, RxD 脚接收, 每次数据为 10 位: 1 个起始位 (逻辑 0), 8 个数据位 (LSB 在前) 以及 1 个停止位 (逻辑 1)。当接收数据时, 停止位保存在特殊功能寄存器 SCON 中的 RB8。该模式的波特率可变, 由定时器 1 溢出速率或波特率发生器决定 (详见 [8.18.5 节“波特率发生器及选择”](#))。

8.18.3 模式 2

TxD 脚发送, RxD 脚接收, 每次数据为 11 位: 1 个起始位 (逻辑 0), 8 个数据位 (LSB 在前), 一个可编程第 9 位数据位及 1 个停止位 (逻辑 1)。发送数据时, 第 9 个数据位 (SCON 中的 TB8 位) 可设置为 0 或 1。例如可将奇偶位 (PSW 内 P 位) 放入 TB8。接收时, 第 9 位数据存入特殊功能寄存器 SCON 的 RB8 位, 而停止位不会被保存。波特率可编程为 CPU 时钟频率的 1/16 或 1/32, 由 PCON 内 SMOD1 位决定。

8.18.4 模式 3

TxD 脚发送, RxD 脚接收, 每次数据为 11 位: 1 个起始位 (逻辑 0), 8 个数据位 (LSB 在前), 1 个可编程的第 9 位数据及 1 个停止位 (逻辑 1)。实际上, 模式 3 除了波特率外其它均与模式 2 相同。模式 3 的波特率可变并由定时器 1 溢出率或波特率发生器决定 (详见 [8.18.5 节“波特率发生器及选择”](#))。

8.18.5 波特率发生器及选择

P89LPC9103/9107 的增强型 UART 具有一个独立的波特率发生器。其波特率取决于 BRGR1 和 BRGR0 预先编程的值。它们组合起来作为一个 16 位的波特率分频值，这和定时器 1 的工作方式相似。如果使用了波特率发生器，定时器 1 可用作其它的定时功能。

UART 也可使用定时器 1 或者波特率发生器的输出（见图 14）。需要注意的是，如果 SMOD1(PCON.7)清零，定时器 T1 将进一步 2 分频。独立的波特率发生器使用 CCLK 作为时钟源。




图 14 UART 的波特率时钟源（模式 1, 3）

8.18.6 帧错误

帧错误在状态寄存器（SSTAT）中报告。此外，如果 SMOD0(PCON.6)为 1，SCON.7 可单独作为帧错误位。如果 SMOD0 为 0，SCON.7 作为 SM0。建议在 SMOD0 为 0 时对 SM0 和 SM1(SCON[7:6])进行设置。

8.18.7 间隔检测

间隔检测在状态寄存器（SSTAT）中报告。当连续检测到 11 个位都为低电平时，则认为检测到一个间隔。间隔检测可用于将器件复位。

8.18.8 双缓冲

UART 具有一个发送双缓冲器，这就允许发送第一个字符的时候向 SBUF 写入下一个字符。双缓冲允许任意两个字符之间只有一个停止位的字符串发送，只有下一个字符在前一个字符的起始位和停止位之间写入。

双缓冲可以被禁止。若禁止时 (DBMOD, 即 SSTAT.7=0), 增强型 UART 和传统的 80C51 UART 兼容。如果使能该功能, UART 允许在前一个数据移位发送的过程中向 SBUF 写入新数据。只有在模式 1, 2 和 3 中才可以使能双缓冲。当处于模式 0 时, 必须禁止双缓冲 (DBMOD=0)。

8.18.9 双缓冲使能时发送中断（模式 1, 2 和 3）

与传统的 UART 不同的是，在双缓冲模式中，Tx 中断在双缓冲器准备好接收新数据时产生。

8.18.10 双缓冲中的第 9 位（位 8）数据（模式 1, 2 和 3）

如果双缓冲被禁止，对 TB8 的写操作可以在写入 SBUF 之前或之后进行，只要在第 9 位数据被移出的之前将其更新即可。在该位移出（通过 Tx 中断指示）之前不要改变 TB8。

如果双缓冲使能，TB8 必须在写 SBUF 之前更新，因为 TB8 将和 SBUF 的数据一起双缓冲。

8.19 模拟比较器

P89LPC9102/9103/9107 有 1 个模拟比较器。比较器操作如下：当正相输入电压大于反相输入时（可选择外部管脚输入或内部参考电压），输出信号为“1”（可从寄存器中读出），反之则输出为“0”。比较器都可配置为当输出发生改变时产生中断。

比较器的连接方式如图 15 所示。比较器的工作电压为 $V_{DD}=2.4V$ 。

当比较器刚被使能时，比较器的中断标志需要 10 微秒的稳定时间，在这段时间里，相应的比较器中断不应使能，并且在使能中断以前必须清零相应的比较器中断标志，以避免立即响应中断服务。

比较器禁能时比较器输出 COx 变为高电平。如果比较器为低电平时被禁能，比较器输出从低到高的跳变将置位比较器标志 $CMFx$ 。如果比较器中断被使能，将产生中断。因此，用户应在禁能比较器前应先关闭比较器中断。另外，比较器被禁止后，应将比较器标志 $CMFx$ 清除。




图 15 比较器输入和输出连接

8.20 内部参考电压

当使用单个比较器输入管脚时，内部参考电压发生器可提供一个默认的参考电压。参考电压的值为 $V_{REF}=1.23V \pm 10\%$ 。

8.21 比较器中断

比较器配置寄存器中有一个比较器中断标志位。当比较器输出状态改变时中断标志位置位，此标志位可通过软件查询或用于产生中断。

8.22 比较器和节电模式

当掉电模式或空闲模式有效时，比较器可以继续保持使能状态。但在完全掉电模式下，比较器被自动禁止。

当比较器中断使能时（完全掉电模式除外），比较器输出发生改变时将会产生一个中断并将 CPU 唤醒。当比较器输出到管脚使能时，此管脚应该配置为推挽输出模式以便在掉电工作模式下获得较快的开关速度。这样做是因为当振荡器停止后，打开准双向口不会产生正常情况下的短时强上拉。

比较器在掉电或空闲状态下所消耗的电流和正常操作模式下相同。当系统功耗是一个重要的指标时，就必须将比较器的功耗考虑在内。若要降低功耗，用户可通过 PCONA.5 禁止比较器，或将器件设置为完全掉电模式。

8.25 附加特性

8.25.1 软件复位

AUXR1 寄存器的 SRST 位使软件能像发生外部复位或看门狗复位一样，将处理器彻底复位。写入 AUXR1 时，务必小心以防止产生意外的软件复位。

8.25.2 双数据指针

双数据指针（DPTR）提供 2 个不同的数据指针，与指令结合从而指向确定的地址。AUXR1 寄存器的 DPS 位选择两个数据指针中的一个。AUXR1 的第 2 位的逻辑电平永远都为“0”，这样 DPS 位可以简单地通过将 AUXR1 加 1 来翻转（从而切换数据指针）而不会更改寄存器的其它位。

8.26 FLASH 程序存储器

8.26.1 概述

P89LPC9102/9103/9107 Flash 存储器提供电路中的电擦除和编程。Flash 可以字节为单位擦除、读取或写入。扇区和页擦除功能可擦除任意的 Flash 扇区（256 字节）或页（16 字节）。芯片擦除功能可实现整个程序存储器的擦除。P89LPC9102/9103/9107 可通过标准商用编程器来实现在电路编程。此外，在应用中编程（IAP-Lite）和字节擦除功能允许程序存储器用于非易失性数据的存储。片内产生的擦除和写入时序为用户提供了友好的编程接口。P89LPC9102/9103/9107 Flash 存储器甚至在经过 100,000 次擦除和编程周期之后仍然能可靠地保存存储器的内容。存储单元的设计优化了擦除和编程结构。P89LPC9102/9103/9107 使用 V_{DD} 电压来执行编程/擦除算法。

8.26.2 特性

- 可在整个操作电压范围内执行编程和擦除。
- 字节擦除允许程序存储器用于存储数据。
- 使用 ICP 进行读/编程/擦除。
- 任意 Flash 编程/擦除时间小于 2ms。
- 使用工业标准的商用编程器进行编程。
- 可对每一个 Flash 扇区进行编程加密。
- 每个字节至少可执行 100,000 次擦除/编程。
- 数据至少可保存 10 年。

8.26.3 Flash 结构

P89LPC9102/9103/9107 包含 4 个 256 字节扇区的 Flash 程序存储器。每个扇区可进一步分成 16 字节的页。除了扇区擦除、页擦除和字节擦除外，还包含一个 16 字节的页寄存器，它可实现给定页 1 到 16 字节的同时编程，这彻底降低了整个编程的时间。此外，支持用户可编程配置字节的擦除和重新编程，包括 UCFG1，引导状态位和引导向量。

8.26.4 Flash 的编程和擦除

可通过不同的方法实现 Flash 的编程或擦除。在应用固件的控制下，Flash 可在最终用户应用程序中（IAP-Lite）被擦除或编程。另一种方法是使用 ICP 机制，该 ICP 系统通过一个串行时钟-串行数据接口来实现编程。第三种方法是使用支持该器件的商用 EPROM 编程器进行编程或擦除。该器件不提供对代码存储器内容的直接校验。而是在一个扇区或整个 1KB 的用户代码区上提供 32 位 CRC 结果。

8.26.5 在电路编程（ICP）

ICP 编程执行时不需要将微控制器从系统中移出。在电路编程特性包含了一系列内部的硬件资源，通过一个两线结构的串行接口就可实现对 P89LPC9102/9103/9107 的远程编程。PHILIPS 的在电路编程特性使嵌入式应用中的在电路编程变得可行（使用商业编程器），最大限度减少了额外的元件开销和电路板面积。ICP 功能使用芯片的 5 个管脚。只需要一个小的连接器就可实现用户的应用电路和编程器的连接，从而实现该特性。详细内容请参考 P89LPC9102/9103/9107 使用指南。

8.26.6 在应用中编程（IAP-Lite）

在微控制器固件控制下可在应用程序中实现在应用编程特性。IAP 特性包含的内部硬件资源可方便地实现编程和擦除。PHILIPS 的在应用中编程（IAP-Lite）特性使嵌入式应用中的在应用中编程变得可行，而无需附加的元件。只通过四个 SFR：1 个控制/状态寄存器、1 个数据寄存器和 2 个地址寄存器来完成。详细内容请参考 P89LPC9102/9103/9107 使用指南。

8.26.7 Flash 用作数据存储

P89LPC9102/9103/9107 的 Flash 程序存储器阵列支持单个字节的擦除和编程。程序存储器阵列中的任何字节可通过 MOV C 指令读出，前提是该字节所在扇区没有加密（MOV C 指令不能读出加密扇区的程序存储器的内容）。因此未加密扇区中的任何字节可用于非易失性数据保存。

8.26.8 用户配置字节

P89LPC9102/9103/9107 的一些用户可配置特性必须在上电时定义，开始执行程序后便不可设置了。这些特性是通过使用 Flash 字节 UC FG1 来配置。详细内容请参考 P89LPC9102/9103/9107 使用指南。

8.26.9 用户扇区保密字节

P89LPC9102/9103/9107 含有 4 个用户扇区保密字节，每个字节对应一个扇区。详细内容请参考 P89LPC9102/9103/9107 使用指南。

9.A/D 转换器

9.1 概述

P89LPC9102/9103/9107 包含 1 个 8 位、4 路逐步逼近式模数转换器。A/D 转换器由 4 输入多路转换器组成，经采样-保持电路为比较器提供一个输入信号。控制逻辑连同逐次逼近式寄存器（SAR）来驱动一个数模转换器，为比较器提供另外一个输入。比较器的输出又回到 SAR。A/D 转换器的方框图见图 17。

9.2 特性

- 8 位，4 路输入的逐次逼近式 A/D 转换器
- 4 个结果寄存器
- 6 种工作模式
 - ◆ 固定通道，单次转换模式
 - ◆ 固定通道，连续转换模式
 - ◆ 自动扫描，单次转换模式
 - ◆ 自动扫描，连续转换模式
 - ◆ 双通道，连续转换模式
 - ◆ 单步模式
- 3 种转换启动模式
 - ◆ 定时器触发起动
 - ◆ 立即起动
- 在 3.3MHz 的 ADC 时钟下，8 位转换时间 $\geq 3.9\mu s$
- 中断或查询操作
- 边界限制中断
- DAC 输出到高输出阻抗的 I/O 口
- 时钟分频器
- 掉电模式

9.3 框图




图 17 ADC 方框图

9.4 A/D 工作模式

9.4.1 固定通道，单次转换模式

选择单个输入通道进行单次转换。执行单次转换并将转换结果存放到所选输入通道对应的结果寄存器中。如果中断使能，转换完成后产生中断。

9.4.2 固定通道，连续转换模式

选择单个输入通道进行连续转换。转换结果顺序存放在 4 个结果寄存器中。如果中断使能，完成 4 次转换后产生中断。其它多于 4 个的转换结果再循环存放到 4 个结果寄存器中，将之前的结果覆盖。连续转换过程由用户终止。

9.4.3 自动扫描，单次转换模式

选择 4 输入通道的任意组合进行转换。执行所选输入的转换并将转换结果存放到所选输入通道对应的结果寄存器中。如果中断使能，完成所有选择通道的转换后产生中断。如果只选择一个转换通道，该模式便与单通道，单次转换模式完全相同。

9.4.4 自动扫描，连续转换模式

选择 4 输入通道的任意组合进行连续转换。执行所选每个通道的转换并将结果存放到转换通道对应的结果寄存器中。如果中断使能，完成所选通道的转换后产生中断。自启动首次选择通道的转换开始，转换过程不断重复。其它多于 4 个的转换结果再循环存放到 4 个结果寄存器中，将之前的结果覆盖。连续转换过程由用户终止。

9.4.5 双通道，连续转换模式

这是一种变更的自动扫描连续转换模式。该模式下，用户可选择两个输入通道。第一个输入通道的转换结果存放在结果寄存器 AD1DAT0 中，第二个输入通道的转换结果存放在结果寄存器 AD1DAT1 中。第一个通道的第二次转换结果存放在 AD1DAT2 中，第二个通道的第二次转换结果存放在 AD1DAT3 中。如果中断使能，完成 4 次转换后产生中断（每个通道执行两次转换）。

9.4.6 单步模式

这是一种特殊的工作模式。它允许在自动扫描转换模式中进行‘单步’转换。该模式下，用户可选择 4 个输入通道的任意组合进行转换。每个通道转换结束后，产生中断（如果中断使能），A/D 转换器再等待下次转换的启动条件。该模式可与任何一种启动模式结合使用。

9.5 转换启动模式

9.5.1 定时器触发启动

定时器 0 溢出时启动一次 A/D 转换。一旦转换过程被启动，其它的定时器 0 触发操作均无效，直至转换过程结束。定时器触发启动模式适用于所有 A/D 工作模式。

9.5.2 立即启动

编程为该模式将立即启动一次转换。立即启动模式适用于所有 A/D 工作模式。

9.6 边界限制中断

A/D 转换器含有一个高、低边界限制寄存器。当完成 4 个 MSB 位的转换后，将所得的 4 位与边界高、低寄存器的 4 位 MSB 相比较。如果转换所得的 4 位数据超出限制范围，产生中断（如果中断使能）。如果转换结果在允许范围内，在完成所有 8 位的转换后再与边界限制值进行比较。如果中断使能，转换结果超出限制范围时产生中断。边界限制通过清除边界限制中断使能来禁止。

9.7 DAC 输出到高输出阻抗的 I/O 口

A/D 转换器的 DAC 模块都可输出到一个 I/O 口。该模式下，AD1DAT3 寄存器用来存放输入到 DAC 的值。完成一次对 DAC 的写操作后（写 AD1DAT3），DAC 的输出将出现在通道 3 管脚上。

9.8 时钟分频器

为了保证转换精度，A/D 转换器要求其内部时钟源的频率范围为 500kHz~3.3MHz。可编程时钟分频器可对时钟进行 1~8 分频。

9.9 掉电和空闲模式

空闲模式下，A/D 转换器（如果使能）继续工作。如果 A/D 中断使能，转换过程结束后可使器件退出空闲模式。掉电模式和完全掉电模式下，A/D 转换器停止工作。如果 A/D 转换器被使能，它将消耗功率。因此，关闭 A/D 转换器可降低功耗。

10. 极限参数

表 11 极限参数

遵循绝对最大额定系统规范 (IEC 60134)。[1]

符号	参数	条件	最小	最大	单位
Tamb(bias)	工作环境温度		-55	+125	°C
Tstg	储存温度范围		-65	+150	°C
I _{OH(I/O)}	一个 I/O 口的高电平输出电流		-	8	mA
I _{OL(I/O)}	一个 I/O 口的低电平输出电流		-	20	mA
I _{I/O(tot)(max)}	最大的总 I/O 口电流		-	120	mA
Ptot(pack)	每个封装的总功耗	基于封装的热传递, 并非器件的功耗		1.5	W

[1] 以下应用于表 11 “极限参数”中。

- 器件在超过上表所列的极限情况下工作, 可能会造成永久性的损坏。这些是器件正常工作的额定值, 并未涉及器件在这些条件或其它条件(如表 12 “静态特性”和表 13 “动态特性 (12MHz)”部分)的功能操作。
- 本产品带有保护器件内部的电路设计, 以避免过量静电荷的损坏性影响。但是建议不要在超过极限值的情况下工作。
- 参数在操作温度范围内是有效的, 除非另有规定。所有的电压都是相对 V_{SS} 而言的, 除非另有说明。

11. 静态特性

表 12 静态特性

V_{DD}=2.4V~3.6V, 除非特殊说明。

工业级操作下, T_{amb}=-40°C~+85°C, 除非特殊说明。

符号	参数	条件	最小	典型 ^[1]	最大	单位
I _{DD(oper)}	电源电流, 正常工作模式	3.6V; 12MHz	^[2] -	7	11	mA
		3.6V; 7.373V	^[3]	4	7	mA
I _{DD(idle)}	电源电流, 空闲模式	3.6V; 12MHz	^[2] -	3	5	mA
		3.6V; 7.373MHz	^[3]	2	4	mA
I _{DD(pd)}	电源电流, 掉电模式, 电压比较器掉电	3.6V	^[2] -	55	80	μA
I _{DD(tpd)}	电源电流, 完全掉电模式	3.6V	^[4] -	<0.1	5	μA
(dV/dt) _r	V _{DD} 上升速率		-	-	2	mV/μs
(dV/dt) _f	V _{DD} 下降速率		-	-	50	mV/μs
V _{POR}	上电复位检测电压		-	-	0.2	V
V _{DDR}	数据保持电压		1.5	-	-	V
V _{th (HL)}	负门槛电压(施密特触发输入)		0.22V _{DD}	0.4V _{DD}	-	V
V _{th (LH)}	正门槛电压(施密特触发输入)		-	0.6V _{DD}	0.7V _{DD}	V
V _{hys}	滞后电压		-	0.2V _{DD}	-	V

续表 12

符号	参数	条件	最小	典型 ^[1]	最大	单位
V _{OL}	低电平输出电压	I _{OL} =20mA	^[5] -	0.6	1.0	V
		I _{OL} =10mA	^[5] -	0.3	0.5	V
		I _{OL} =3.2mA,	^[5] -	0.2	0.3	V
V _{OH}	高电平输出电压	I _{OH} = -8mA; 推挽模式, 所有端口	V _{DD} -1.0	-	-	V
		I _{OH} = -3.2mA, 推挽模式, 所有端口	V _{DD} -0.7	V _{DD} -0.4	-	V
		I _{OH} = -20uA, 准双向模式, 所有端口	V _{DD} -0.3	V _{DD} -0.2	-	V
V _{PIN}	任意管脚的电压 (V _{DD} 除外)	相对于 V _{SS}	-0.5	-	+5.5	V
	任意管脚的电压 (V _{SS} 除外)	相对于 V _{DD}	-	-	+3.5	V
C _{ig}	输入电容		^[6] -	-	15	pF
I _{IL}	逻辑 0 输入电流, 所有端口	V _{IN} =0.4V	^[7] -	-	-80	μA
I _{LI}	输入漏电流, 所有端口	V _{IN} =V _{IL} 或 V _{IH}	^[8] -	-	±10	μA
I _{TL}	逻辑 1 到 0 跳变电流, 所有端口	V _{DD} =3.6V 时 V _{IN} =2.0V	^{[9][10]} -30	-	-450	μA
R _{RST(int)}	管脚 RST 内部上拉电阻		10	-	30	kΩ
V _{bo}	掉电门槛电压	2.4V<V _{DD} <3.6V; BOV=1, BOPD=0	2.40	-	2.70	V
V _{ref (bg)}	带隙参考电压		1.11	1.23	1.34	V
TC _{bg}	带隙温度系数		-	10	20	ppm/°C

[1] 不能保证得到典型的标称值。表中所列值为在室温, 电压 3V 下测得。

[2] I_{DD(oper)}, I_{DD(idle)} 和 I_{DD(PD)} 的规格在以下条件下测得: 使用外部时钟源, 关闭比较器、实时时钟和看门狗定时器。

[3] I_{DD(oper)}, I_{DD(idle)} 的规格在以下条件下测得: 关闭比较器、实时时钟和看门狗定时器。

[4] I_{DD(TPD)} 的规格在以下条件下测得: 使用外部时钟源, 关闭比较器、实时时钟, 掉电检测和看门狗定时器。

[5] 应用到所有端口和模式, Hi-Z 除外。

[6] 管脚电容由其特性得到, 但未作测试。

[7] 在准双向模式下测得。

[8] 在高阻模式下测得。

[9] 带有弱上拉的准双向口模式 (应用于带有上拉的所有端口管脚)。

[10] 在准双向口模式下, 外部驱动 1 变 0 时, 端口管脚吸收跳变电流。当 V_{IN} 大约为 2V 时, 该电流最大。

12. 动态特性

表 13 动态特性（12MHz）

$V_{DD}=2.4V\sim 3.6V$ ，除非特殊说明。

工业级操作下， $T_{amb}=-40^{\circ}C\sim +85^{\circ}C$ ，除非特殊说明。^[1]

符号	参数名	条件	可变时钟		f _{EXT} =12MHz		单位
			最小	最大	最小	最大	
f _{OSC(RC)}	内部 RC 振荡器频率 (f=7.3728MHz), T _{amb} =25℃ 时校准精度为 ± 1 %	时钟倍频器选项 =OFF（默认）	7.189	7.557	7.189	7.557	MHz
	内部 RC 振荡器频率 (标称 f=14.7456MHz)	时钟倍频器选项 =ON, V _{DD} =2.7V~3.6V	14.378	15.114	14.378	15.114	MHz
f _{OSC(WD)}	内部看门狗振荡器频率 （标称 f=400kHz）		320	520	320	520	kHz
T _{CY(CLK)}	时钟周期	见图 19	83	-	-	-	ns
f _{CLKLP}	时钟频率的低功耗选择		0	8	-	-	MHz
外部时钟							
f _{ext}	外部时钟频率		-	-	0	12	MHz
t _{CHCX}	高电平时间	V _{DD} =2.7V~3.6V; 见图 19	33	T _{CY(CLK)} - t _{CLCX}	33	-	ns
t _{CLCX}	低电平时间		33	T _{CY(CLK)} - t _{CHCX}	33	-	ns
t _{CLCH}	上升时间		-	8	-	8	ns
t _{CHCL}	下降时间		-	8	-	8	ns
干扰滤波							
t _{gr}	干扰抑制	P1.5/ $\overline{RST}$ 脚	-	50	-	50	ns
		任意脚 (P1.5/ $\overline{RST}$ 除外)	-	15	-	15	ns
t _{sa}	信号接收	P1.5/ $\overline{RST}$ 脚	125	-	125	-	ns
		任意脚 (P1.5/ $\overline{RST}$ 除外)	50	-	50	-	ns
移位寄存器（UART 模式 0-P89LPC9103）							
t _{XLXL}	串行口时钟周期	见图 18	16 T _{CY(CLK)}	-	1333	-	ns
t _{QVXH}	输出数据建立到时钟上升沿	见图 18	13 T _{CY(CLK)}	-	1083	-	ns
t _{XHQX}	时钟上升沿后输出数据的保持	见图 18	-	T _{CY(CLK)} + 20	-	103	ns
t _{XHDX}	时钟上升沿后输入数据的保持	见图 18	-	0	-	0	ns
t _{XHDV}	输入数据有效到时钟上升沿	见图 18	150	-	150	-	ns

[1] 如果没有另外定义，这些参数在操作温度范围内有效。器件在 2MHz 下测试，但可以保证频率能低到 0Hz。

表 14 动态特性 (18MHz)

$V_{DD}=2.4V\sim 3.6V$ ，除非特殊说明。

工业级操作下， $T_{amb}=-40^{\circ}C\sim +85^{\circ}C$ ，除非特殊说明。 [1]

符号	参数名	条件	可变时钟		f _{EXT} =18MHz		单位
			最小	最大	最小	最大	
f _{OSC(RC)}	内部 RC 振荡器频率 (f=7.3728MHz), T _{amb} =25℃时校准精度为±1%	时钟倍频器选项 =OFF（默认）	7.189	7.557	7.189	7.557	MHz
	内部 RC 振荡器频率 (标称 f=14.7456MHz)	时钟倍频器选项 =ON, V _{DD} =2.7V~3.6V	14.378	15.114	14.378	15.114	MHz
f _{OSC(WD)}	内部看门狗振荡器频率（标称 f=400kHz）		320	520	320	520	kHz
T _{CY(CLK)}	时钟周期	见图 19	83	-	-	-	ns
f _{CLKLP}	时钟频率的低功耗选择		0	8	-	-	MHz
外部时钟							
f _{ext}	外部时钟频率		-	-	0	18	MHz
t _{CHCX}	高电平时间	见图 19	22	T _{CY(CLK)} - t _{CLCX}	22	-	ns
t _{CLCX}	低电平时间		22	T _{CY(CLK)} - t _{CHCX}	22	-	ns
t _{CLCH}	上升时间		-	5	-	5	ns
t _{CHCL}	下降时间		-	5	-	5	ns
干扰滤波							
t _{gr}	干扰抑制	P1.5/ $\overline{RST}$ 脚	-	50	-	50	ns
		任意脚 (P1.5/ $\overline{RST}$ 除外)	-	15	-	15	ns
t _{sa}	信号接收	P1.5/ $\overline{RST}$ 脚	125	-	125	-	ns
		任意脚 (P1.5/ $\overline{RST}$ 除外)	50	-	50	-	ns
移位寄存器（UART 模式 0-P89LPC9103）							
t _{XLXL}	串行口时钟周期	见图 18	16 T _{CY(CLK)}	-	888	-	ns
t _{QVXH}	输出数据建立到时钟上升沿	见图 18	13 T _{CY(CLK)}	-	722	-	ns
t _{XHQX}	时钟上升沿后输出数据的保持	见图 18	-	T _{CY(CLK)} +20	-	75	ns
t _{XHDX}	时钟上升沿后输入数据的保持	见图 18	-	0	-	0	ns
t _{XHDV}	输入数据有效到时钟上升沿	见图 18	150	-	150	-	ns

[1] 如果没有另外定义，这些参数在操作温度范围内有效。器件在 2MHz 下测试，但可以保证频率能低到 0Hz。

12.1 波形




图 18 移位寄存器模式时序(P89LPC9103/9107)




图 19 外部时钟时序

13.其它特性

13.1 比较器电气特性

表 15 比较器电气特性

$V_{DD}=2.4V\sim 3.6V$ ，除非特殊说明。

工业级操作下， $T_{amb}=-40^{\circ}C\sim +85^{\circ}C$ ，除非特殊说明。

符号	参数	测试条件	范围			单位
			最小	典型	最大	
V_{IO}	输入偏移电压		-	-	± 20	mV
V_{CR}	共模输入电压		0	-	$V_{DD}-0.3$	V
CMRR	共模抑制比		[1] -	-	-50	dB
$T_{res(tot)}$	总的响应时间		-	250	500	ns
$t_{(CE-OV)}$	比较器使能到输出有效时间		-	-	10	μs
I_{IL}	输入漏电流	$0 < V_I < V_{DD}$	-	-	± 10	μA

[1] 该参数为特性值，而不是由产品测得。

13.2 A/D 转换器电气特性

表 16 A/D 转换器电气特性

$V_{DD}=2.4V\sim 3.6V$ ，除非特殊说明。


工业级操作下， $T_{amb}=-40^{\circ}C\sim +85^{\circ}C$ ，除非特殊说明。

所有限制条件有效的前提是外部信号源阻抗小于 $10k\Omega$ 。

符号	参数	条件	最小	典型	最大	单位
V_{IA}	模拟输入电压		$V_{SS}-0.2$	-	$V_{SS}+0.2$	V
C_{ISS}	模拟输入电容		-	-	15	pF
E_D	差分非线性		-	-	± 1	LSB
$E_{L(adj)}$	积分非线性		-	-	± 1	LSB
E_O	偏移误差		-	-	± 2	LSB
E_G	增益误差		-	-	± 1	%
E_T	总的未调整误差		-	-	± 2	LSB
M_{CTC}	通道与通道的匹配			-	± 1	LSB
$\alpha_{ct(port)}$	输入脚间的串扰	$0\sim 100kHz$	-	-	-60	dB
SR_{in}	输入转换速度		-	-	100	V/ms
$t_{CLK(ADC)}$	ADC 时钟周期		111		2000	ns
t_{ADC}	转换时间	A/D 使能	-	-	$13t_{CLK(ADC)}$	us

14.封装信息

HVSON10: 无引脚; 10 个引出端; 本体大小: 3×3×0.85mm



DIMENSIONS (mm are the original dimensions)

UNIT	A ⁽¹⁾ max.	A ₁	b	c	D ⁽¹⁾	D _h	E ⁽¹⁾	E _h	e	e ₁	L	v	w	y	y ₁
mm	1	0.05 0.00	0.30 0.18	0.2	3.1 2.9	2.55 2.15	3.1 2.9	1.75 1.45	0.5	2	0.55 0.30	0.1	0.05	0.05	0.1


Note

1. Plastic or metal protrusions of 0.075 mm maximum per side are not included.

OUTLINE VERSION	REFERENCES				EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	JEITA			
SOT650-1	---	MO-229	---			01-01-22 02-02-08

图 20 SOT650-1 封装 (HVSON10)

TSSOP14: 14 脚; 本体宽度为 4.4mm



DIMENSIONS (mm are the original dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽²⁾	e	H _E	L	L _p	Q	v	w	yZ	(1)	θ
mm	1.1	0.15 0.05	0.95 0.80	0.25	0.30 0.19	0.2 0.1	5.1 4.9	4.5 4.3	0.65	6.6 6.2	1	0.75 0.50	0.4 0.3	0.2	0.13	0.1	0.72 0.38	8° 0°

Notes

1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.
2. Plastic interlead protrusions of 0.25 mm maximum per side are not included.

OUTLINE VERSION	REFERENCES				EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	JEITA			
SOT402-1		MO-153				-99-12-27 03-02-18

图 21 SOT402-1 封装 (TSSOP14)

15.缩写词

表 17 缩写词列表

缩写词	描述
A/D	模数转换
BOE	掉电使能
CPU	中央处理单元
CMRR	共模抑制比
DAC	数模转换器
EMI	电磁干扰
EPROM	可擦除可编程只读存储器
HVSON	吸热极薄小型表面封装
IAP	在应用中编程
ICP	在电路中编程
LED	发光二极管
LSB	最低位
MSB	最高位
PWM	脉宽调制器
RAM	随机存取存储器
RTC	实时时钟
SAR	逐次逼近式寄存器
TSSOP	(超薄)极小型表面封装
UART	通用异步收发器

16.版本信息

第 2 版

2005 年 4 月 11 日

红色部分是增加或修改的内容。