Protel 99SE 簡明使用手冊

Protel 99SE 內容簡介

Protel 99SE 採用資料庫的管理方式。Protel 99SE 軟體沿襲了 Protel 以前版 本方便易學的特點,內部介面與 Protel 99 大體相同,新增加了一些功能模組, 功能更加強大。新增的層堆疊管理功能,可以設計 32 個信號層,16 個地電層, 16 個機械層。新增的 3D 功能讓您在加工印製版之前可以看到板的立體效果。 增強的列印功能,使您可以輕鬆修改列印設置控制列印結果。Protel 99SE 容易 使用的特性還體現在"這是什麼"幫助,按下右上角的小問號,然後輸入你所 要的資訊,可以很快地看到特性的功能,然後用到設計中,按下狀態欄末端的 按鈕,使用自然語言幫助顧問。

第一章 Protel 99SE 的安裝

Protel 99SE 設計平臺軟硬體配置要求:

- 1 硬體配置
 - 最低: CPU-Pentium II 233MHZ 記憶體-32M 硬碟-300M 顯示器-15 ″ 顯示分辯率-1024×768
 建議配置: CPU-Pentium II 300 以上

記憶體-128M

硬碟-6G以上

顯示器-17 ″以上

顯示分辯率-1280×1024

2 作業系統

Microsoft Windows NT 4.0 或以上版本(含中文版)。 Microsoft Windows 98/95 或以上版本(含中文版)。

Protel 99SE 附件安裝方法非常簡單,只需雙擊光碟目錄下的 Install.exe 即可。

第二章 如何進行原理圖設計

一、 新建設計資料庫檔

在 WINDOWS 95/98 或 NT 介面下雙擊 Protel 99SE 圖示,點擊 File(檔)中 new 項,新建設計資料庫。

新建設計檔,有兩種方式:一種為 MS Access Database 方式,全部檔存儲在單一的資料庫中,同原來的 99 檔格式。另一種為 Windows File System 方式,全部檔被直接保存在對話方塊底部指定的磁碟機中的檔夾中,在資源管理器中可以直接看到所建立的原理圖或 PCB 檔。

在 Browse 選項中選取需要存儲的檔夾,然後點擊 OK 即可建立自己的設計 資料庫。



1設計組(Design Team)

我們可以先在 Design Team 中設定設計小組成員, Protel 99SE 可在一個設計組中進行協同設計,所有設計資料庫和設計組特性都由設計組控制。定義組成員和設置他們的訪問許可權都在設計管理器中進行,確定其網路類型和網路專家獨立性不需要求助於網路管理員。

爲保證設計安全,爲管理組成員設置一個口令。這樣如果沒有註冊名字和 口令就不能打開設計資料庫。

提示:成員和成員許可權只能由管理員建立。

2 回收站(Recycle Bin)

相當於 Windows 中的回收站,所有在設計資料庫中刪除的檔,均保存在回 收站中,可以找回由於誤造作而刪除的檔.

3設計管理器 (Documents)

所有 Protel 99SE 設計檔都被儲存在唯一的綜合設計資料庫中,並顯示在唯一的綜合設計編輯視窗。在 Protel 99SE 中與設計的介面叫設計管理器。使用設計管理器,可以進行對設計檔的管理編輯、設置設計組的訪問許可權和監視對設計檔的訪問。

組織設計檔

過去組織和管理 40 個或更多的原理圖、PCB、Gerber、Drill、BOM 和 DRC 檔,要花費幾天的時間,而 Protel 99SE 把設計檔全部儲存在唯一的設計資料庫。

在設計資料庫內組織按分層結構檔夾建立的檔。顯示在右邊的個人安全系統設計資料 庫有一檔夾叫設計檔,這個檔夾中是主設計檔(原理圖和 PCB),還有許多的子檔夾,包括 了 PCB 裝配檔、報告和仿真分析。這裏對在設計資料庫中創建檔夾的分層深度 沒有限制。 設計資料庫對存儲 Protel 設計檔沒有限制。你能輸入任何類型的設計檔進入資料庫, 如在 MS Word 書寫的報告、在 MS Excel 準備的費用清單和 AutoCAD 中制的機械圖。 簡單雙擊設計資料庫裏的檔圖示,用適當的編輯器打開檔,被更新的檔自動地保存到設計 資料庫。MS Word 和 Excel 檔可以在設計管理器中直接編輯。

提示:在檔夾上單擊右鍵會顯示浮動功能表,然後選擇在設計資料庫新建檔。

在綜合設計資料庫中用 Protel 99SE 的設計管理器管理設計文件是非常輕鬆的。設計管理器的工作就象 MS Windows 的文件管理器一樣,可用它來導航和組織設計資料庫裏檔。使用設計管理器在設計資料庫創建分層結構的檔夾, 使用標準檔操作命令來組織這些檔夾內設計檔。

設計管理器的心臟就是左邊的導航面板。面板顯示的樹狀結構是大家熟悉的 Protel 軟體特性。在 Protel99 SE 中,這個樹不僅僅顯示的是一個原理圖方案 各檔間的邏輯關係,它也顯示了在設計資料庫中檔的物理結構。

在導航樹中活躍的文件夾是 PCB 裝配文件夾。如同 Windows 檔管理器, 設計管理器在右邊顯示這個檔夾的內容。

設計管理器與 Windows 檔管理器的不同之處是在右邊還顯示已經打開的 檔。打開檔只要在導航樹中單擊所要編輯的檔案名,或者雙擊右邊檔夾中的圖 示。

在設計資料庫中打開的各個檔用卡片分隔顯示在同一個設計編輯視窗,使 得非常容易知道當前工作到哪里,特別在大的設計中。要一起觀察不同的檔可 以將設計編輯視窗拆分爲多區域。

二、打開和管理設計資料庫

Protel 99SE 包括許多設計例子,我們下面可以舉例說明。

選擇檔打開功能表 \ Design Explorer 99SE\Example \folder, 點擊 photoplotter.ddb 檔, 左側視窗呈現樹狀結構。

點"+"呈現下一層子目錄或檔,點"-"將關閉此文件夾,點 Photohead.pcb 檔,PCB 版圖將出現,點 Photohead.prj,原理圖管理文件將被打 開。關閉檔,可以用滑鼠右鍵,選擇 Close 也可以用 CTRL+F4 來關閉。

三、觀看多個設計文檔

打開 Photoplotte.ddb 設計資料庫,點"+"找到 Electronics 和 Photohead 檔夾,打開 Photohead Parts list 設計視窗,用同樣方法打開 Photohead.pcb 文件 和 Photohead.prj 文件。在 Photohead Parts List 視窗下擊滑鼠右鍵,選擇"Split Horizontal"功能表,介面將被水準分割。在 Photohead.prj 設計視窗下點右鍵, 選 Split Vertical 功能表。介面將被垂直分割,可以用滑鼠調整分割視窗的大小。 要想分割更多的視窗,可重複上述操作。

Design Explorer												
- File文件 Edit编辑 Yiew视图 Place放置 Des	signikit Io	ols工具 Auto Route自动布纳	线 Reports报告 Window窗口	Help帮助								
┣ ☞ 묘 ● ₽ ₽ ◙ ∅ 🖌 ∖ 🗆 ≫	+ 🏏											
Explorer Browse PCB	🐉 C : \Des	gn Explorer 99\Examples\P	hotoplotter.Ddb									
🗟 Design Desktop	Photo	plotter.Ddb Electro	nics Photohead 🕮 I	Photoh 🔹 🕨	Photohead	.prj						
🗟 🖲 Active Design Stations						.,						
🖃 🔁 Photoplotter.Ddb								,				
🖶 🚳 Design Team												
- 🗑 Recycle Bin					•							
🖷 🗀 Cabling												
Electronics												
🗉 🚞 Main Electronics Box		1.5-FE 19 1 16 5 M									0.000	
Photohead					•		200-00				-	_
Photohead Parts List	-							:#8		;	in the Date of	
Photohead.pcb					-			1981 IN E	10	1122	D MANAGERY	
Photohead.prj								1001				_
Aperture Driver.sch					•				L.,			
amp Driver sch										1	, war	
Photobead Controlle		ternet "			-							
Power Supply												
• Utility Boards				4	•					-	.ille	
🗉 🗀 Enclosure										1		terrer referators a
🗉 🗀 Project Management		Bot (TOver (KeepOut (Mer	-64 (Multi (,				-
			and Amanda		1							
	Photo	nead Parts List										
	B6	2										
		, <u> </u>	A	В	С	D	Е	F	G	Н		J
	1	Part Type		Footprint	Quantity	Desig	nators					
	2	Connector DB 15 W	AY PCB Mount MALE	DB15F/V	1	X03						
	3	Connector SMB MAL	_E	SMBCONN	1	X01						
	4	Capacitor 0.01uF 25	V 20% polyester	R2S	2	C49	C48					
	5	Capacitor 0.1uF 25V	/ 20% polyester	R2S	14	C32	C26	C19	C28	C22	C09	C10 (
	6	Capacitor 0.270F 25	ov 20% polyester	RZS Dae	1	C29						
	l – é	Capacitor 0.010F 00 Crivetal 1.8/32MHz	iov 20% polyester	P2S	1	K01						
	9	Resistor 100 kilohm	600mW 1% metal film	X4S	4	R30	R29	R27	R26			
	10	Resistor 10 kilohm 6	00mW 1% metal film	X4S	11	R25	R24	R04	R20	R19	R34	R11 I
	11	Resistor 10 kilohm 6	00mW 0.1% metal film	POT/V	2	R08	R05					
	12	Capacitor 10pF 35V	20% polyester	R2S	2	C03	C02					
	13	Capacitor 10uF 25V	10% polyester	RT2	15	C20	C08	C07	C06	C05	C34	C36 (
	14	Diode 12V Zener	1001	ZENER	1	V10						
	15	Capacitor 15uF 25V	10% polyester	R12	$+$ $\frac{1}{1}$	C01						
		Photohead Parts List /										
				çir								2

按 Ctrl+Tab 可迴圈切換打開的設計檔,按 Shift+Tab 可在導航板和設計視窗 中有效檔夾的內容間切換。

四、多圖紙設計

一個原理圖設計有多種組織圖紙方案的方法。可以由單一圖紙組成或由多 張關聯的圖紙組成,不必考慮圖紙號,SCH 99SE 將每一個設計當作一個獨立的 方案。設計可以包括模組化元件。這些模組化元件可以建立在獨立的圖紙上, 然後與主圖連接。作爲獨立的維護模組允許幾個工程師同時在同一方案中工 作,模組也可被不同的方案重複使用。便於設計者利用小尺寸的列印設備(如 雷射印表機)。下面舉例說明:打開 LCD Controller.ddb 設計檔,打開 LCD Controller.prj 原理圖設計視窗。我們看到許多綠色矩形框,叫做原理圖模組, 每一個原理圖模組裏包含一張圖紙,一個總的原理圖可以包含多個子原理圖。 選擇"Design"下的"Create Sheet From Symbols"由符號生成圖紙,如果已經畫 好原理圖,選擇"Design"下的"Create Symbol Form Sheet"由圖紙生成符號。利 用工具條上的↑↓點取輸入埠,可以在總的原理圖與子原理圖之間切換。



五、原理圖連線設計

確定起始點和終止點, Protel99 SE 就會自動地在原理圖上連線,從功能表 上選擇"Place/Wire"後,按空白鍵切換自動連線方式。觀察狀態欄就可以看出 "Auto Wire" Protel99 SE 自動連線、任意角度、45°連線、90°連線,使得設計 者在設計時更加輕鬆自如。只要簡單地定義 AutoWire 方式。自動連線可以從原 理圖的任何一點進行,不一定要從管腳到管腳。

六、檢查原理圖電性能可靠性

打開 LCD Controller.ddb 設計資料庫,點取 LCD Controller 檔夾下的 LCD Controller.prj 原理圖設計視窗,Protel99 SE 可以幫助我們進行電氣規則檢查。 選擇 Tools 下面的 ERC,在 "Rule Matrix"種選擇要進行電氣檢查的項目,設置 好各項後,在 "Setup Electrical Rlues Check"對話方塊上選擇 "OK"即可運行電 氣規則檢查,檢查結果將被顯示到介面上。



七、同步設計

在 Protel99SE 中使得原理圖與 PCB 同步是容易的。Protel99SE 包含一個強大的設計同步工具,使得非常容易地在原理圖和 PCB 之間轉移設計資訊。

同步設計是更新目標檔的過程,它基於參考檔中上一次的設計資訊。當你 執行同步時,通過以下選擇告訴它要轉換的方向: 從原理圖到 PCB 的更新

從 PCB 到原理圖的更新

同步設計執行設計資訊的初始化轉移,還有正向和反向標注處理、替換創 建的網路表一載入網路表順序、反向標注一在 PCB 設計中習慣使用的重標注順 序。

1

同步器是如何工作的

當執行同步設計時,同步器分析原理圖和 PCB,識別兩者之間的差異。設計同步器創建一個宏向來解決所發現的每個差異。當需要時,這些巨集能被預覽。當按執行按鈕時原理圖和 PCB 被自動地重新同步。

要確保同步無誤,設計同步器賦于原理圖和 PCB 對應元件唯一的匹配識別 字。這就意味著可以任意對原理圖和 PCB 分別進行標注。只要簡單地從設計功 能表運行更新命令,隨時都可以協調兩邊的工作。

當選擇從原理圖更新,同步器做一個預分析檢查,查找如:無封裝的元件、 重複或未指定的元件以及可使用的 PCB 庫。如果檢測出問題,在更新設計對話 方塊中將出現一個問題警告表,注意它,並檢查問題。

注意:如果你輸入已存在的設計,第一次同步時將出現確認元件對話方塊。 一旦元件已賦於匹配識別字,在以後的同步中將不再出現。

包含 PCB 設計要求的原理圖

同步器也能將原理圖中 PCB 設計要求資訊轉換到設計規則中。這允許設計

工程師在原理圖中精確地指定重要網路的佈線要求一當 PCB 設計者開始佈線時,這些網路將自動地按照工程師的設計要求執行。要在原理圖包含設計資訊只要簡單給網路附加一個 PCB 設計指令。

提示:指令的底部必須緊靠著網路。

原理圖與 PCB 的匹配

當你第一次執行同步器時你甚至不需要創建 PCB 檔。如果同步器不能找到 合適的 PCB,它會自動地創建一個,整齊地在 PCB 工作區中間排放所有的元 件,作好佈局準備。如果在設計資料庫同名檔夾有 PCB,將被使用。

八、建立材料清單

打開"4 Port Serial Interface.ddb"設計資料庫,找到"4 Port Serial Interface"檔夾下面的"4 Port Serial Interface.prj"檔設計視窗,選擇"Reports"中的"Bill Of Material"功能表,按照導向器所給選項選擇,完成選擇,一個"Excel"風格的材料清單將被製成。

BOM Wizard		? ×
	Welcome To Schematic BOM Wizard This wizard will help you generate custom Bill of Material documents that are automatically loaded into the Spread Sheet or Text Editor. Do you want to generate BOM for the current sheet or project? © Project © Sheet	
	< <u>Back</u> <u>N</u> ext > <u>C</u> ance	el

九、在原理圖上標注漢字或使用國標標題欄

在原理圖上放漢字,可以直接點擊 "Place"選鄉下的 "Annotation" 放置漢字。

如果想要使用國標圖紙做標題欄,選擇 "Design"下的 "Template" 裏的 "Set Template File",找到國標標題欄所在的目錄,打開圖紙的標題欄將被切換 爲國標形式。

十、將原理圖中的選擇傳遞到 PCB 中

在原理圖中選擇一組器件,點擊<u>\\Tool\Select</u> pcb components 選項, PCB 中相同的元件也將被選中。

十一、生成網路表

當我們設計好原理圖,在進行了 ERC 電氣規則檢查正確無誤後,就要生成網路表,為 PCB 佈線做準備。網表生成非常容易,只要在"Design"下選取

"Create Netlist"對話方塊,設置為那種格式的網路表。網表生成後,就可以進行 PCB 設計了。

第三章 原理圖仿真

Protel99 SE 的混合信號電路仿真引擎現在與 3F5 完全相容,支援所有標準的 SPICE 模型。電路仿真支援包含類比和數位元件的設計。SimCode(類 C 語言)用於描述數位元件的描述。

Protel99 SE 提供了大量的仿真用元件,每個都鏈結到標準的 SPICE 模型。 5800 個仿真用元件分別在 Sim.Ddb 資料庫的 28 個庫中。

在 Protel99 SE 中執行仿真,只要簡單地從仿真用元件庫中放置所需的元件,連接好原理圖,加上激勵源,單擊仿真。

提示:通用元件、電壓和電流源,在 Sim. Ddb 的仿真模型庫中。



打開"Bandpass Filter.ddb"設計資料庫,找到"Design Explorer

99SE\Examples\Circuit Simulation"檔夾。點擊交流信號分析"~",輸入輸出波行 將顯示到介面上。將滑鼠放到"OUT"上,擊滑鼠右鍵,選擇"View Single Cell" 功能表,觀看單一的輸出波形。啓動原理圖設計視窗,選擇"View"下的"Fit All Objects"選項,使圖形全屏顯示,找到元件"C1",並雙擊此元件,這個元件的 類型和屬性對話方塊將出現,將"Part"設置為 0.2uF,然後重複上述操作,設置 "C2"器件。選擇"Simulate"下的"Setup"功能表,在"General"對話方塊上選 擇"Keep Last Setup",然後運行分析功能表"Run Analyses",波形將被改變。

第四章 PLD 設計

Protel Advanced PLD 是融合于 Protel 集成開發環境的一個高效、通用的 可編程邏輯器件設計工具,爲邏輯器件設計提供了許多方便快捷的設計手 段。

Protel Advanced PLD 包含三個專為 PLD 設計工作定制的 EDA/Client 伺服器:文本專家---具有語法認識功能的文本編輯器;PLD--用來編譯和仿真設計結果;Wave--用來觀察仿真波形。

具體特點如下:

- ◆ 方便的文本專家和語法幫助器;
- ◆ 支持多種設計描述方法: 布林方程式、狀態機和真値表;
- ◆ 支援從原理圖輸入並直接編譯;
- ◆ 支持從原理圖輸入PLD設計,並對原理圖直接進行編譯,生成標準的JEDEC 檔;
- ◆ 與器件無關的高級 CUPL 硬體描述語言;

- ◆ 快速強大的編譯器;
- ◆ 方便直觀的仿真波形編輯器;
- ◆ 產生 JEDEC 工業標準的下載檔;
- ◆ 廣泛的器件支持。

舉例:

打開"\Design Explorer 99\Examples\pld\LCD Driver.ddb"設計資料庫,找 到"LCD.sch"原理圖檔並打開,這張原理圖顯示的是"G22V10"驅動電路。選 擇"PLD"下的"Configure"功能表,我們看到"G22V10"已經被選中在目標欄 中。點"OK"即可。選擇"PLD"下的"Compile",當編譯完成後,我們可以選 擇"View Files"項檢查編譯結果,然後點取"Close"關閉編譯對話方塊輸出檔。

第五章 PCB 設計

一、板框導航

當我們設計了原理圖,生成了網表,下一步就要進行 PCB 設計。首先要畫一個邊框,我們可以借助板框導航,來畫邊框。在"File"下選擇"New"中的"Wizards",在選取"Printed Circuit Board Wizard",點擊"OK"即可,按照顯示對話方塊的每一步提示,完成板框設計。

New Document	?×
Documents Wizards	
Design document wizards guide you through the process of creating	
Printed PLD - CUPL Circuit Wizard Board Wizard	
Show all document kin OK Cancel Hel	р

二、建立 PCB 文件

要進行 PCB 設計,必須有原理圖,根據原理圖才能畫出 PCB 圖。按照上 述板框導航生成一張"IBM XT bus format"形式的印製板邊框。選擇 PCB 設計 視窗下的"Design"中的"Add/Remove Library",在對話方塊上選擇"4 Port Serial Interface.ddb",在"\Design Explorer 99SE\Examples"檔夾中選取,點取 "Add",然後"OK"關閉對話方塊。在左側的導航樹上,打開"4 Port Serial Interface.prj"原理圖檔,選擇"Design"下的"Update PCB",點取"Apply", "Update Design"對話方塊被打開,點取"Execute"選項。對話方塊"Confirm Component Associations"對話方塊將被打開,網路連接表列出,選擇應用 "Apply"更新 PCB 檔,由於 Protel99SE 採用同步設計,因此,不用生成網表也 可以直接到 PCB 設計。這時,一個新的帶有網路表的 PCB 檔將生成。

三、層管理

利用 Protel99 SE 設計 PCB 板,信號層可達到 32 個,地電層 16 個,機械 層 16 個。我們增加層只需運行\\Design\layer stack manager 功能功能表,就可以 看到被增加層的位置。



四、佈局設計

佈線的關鍵是佈局,多數設計者採用手動佈局的形式。"Room"定義規則,可以將指定元件放到指定區域。Protel99 SE 在佈局方面新增加了一些技巧。 新的互動式佈局選項包含自動選擇和自動對齊。使用自動選擇方式可以很快地 收集相似封裝的元件,然後旋轉、展開和整理成組,就可以移動倒板上所需位 置上了。當簡易的佈局完成後,使用自動對齊方式整齊地展開或縮緊一組封裝 相似的元件。

新增動態長度分析器。在元件移動過程中,不斷地對基於連接長度的佈局 品質進行評估,並用綠色(強)和紅色(弱)表示佈局品質。

提示:打開佈局工具條,可展開和縮緊選定元件的X、Y方向,使選中的 元件對齊。 四、佈線設置

在佈線之前先要設置佈線方式和佈線規則。Protel99 SE 有三種佈線方式: 忽略障礙佈線(Ignore obstacle),避免障礙佈線(Avoid obstacle),推擠佈線(Push obstacle)。我們可以根據需要選用不同的佈線方式,在 "Tools"工具功能表下選 擇 "Preferences"優選項中選擇不同的佈線方式。也可以使用 "SHIFT+R"快捷鍵

Preferences		? ×
Options Colors Show/	Hide Defaults Signal Inte	grity
Editing ☐ Snap To Center ☑ Extend Selectic ☑ Remove Duplica ☑ Confirm Global	Autopan Style Re-Center • Step Siz 30 Shift Step S 100	Display Convert Special St Highlight in Fu Use Net Color For Hig Redraw Layer:
Rotation S1 <mark>90.000 Cursor Ty Large '</mark>	PCB ☑ Online DRC ☑ Loop Removal Interactive Bouting Mod	 Single Layer Mod Transparent Layer Undo/Redo Stack Size30
None	Ignore Obstacle Ignore Obstacle Avoid Obstacle Push Obstacle	Praw Order.

在三種方式之間切換。

接著選擇佈線規則,在"Design"下選擇"Rules"對話方塊,選擇不同網路佈線的線寬,佈線方式,佈線的層數,安全間距,過孔大小等。

有了佈線規則,就可進行自動佈線或手動佈線了。如果採用自動佈線,選 擇 "Auto Route"功能表, Protel 99SE 支援多種佈線方式,可以對全板自動佈線, 也可以對某個網路、某個元件佈線,也可手動佈線。手動佈線可以直接點擊滑 鼠右鍵下拉功能表 "Place track",按滑鼠左鍵一下確定佈線的開始點,按 "BackSpace"取消剛才畫的走線,雙擊滑鼠左鍵確定這條走線,按"ESC"退出 佈線狀態。用"Shift"加空白鍵可以切換佈線形式,"45°""90°"弧形佈線等方式之間切換。Protel99 SE 提供了很好的線上檢查工具"Online DRC"隨時檢查佈線錯誤(在工具功能表的優選項下面)。如果修改一條導線,只需重畫一條線,確定後,原來的導線就會自動被刪除。

五、電氣規則檢查

當一塊線路板已經設計好,我們要檢查佈線是否有錯誤,Protel99 SE 提供 了很好的檢查工具 "DRC" 自動規則檢查。只要運行 "Tools"下的 "Design Rlue Check",電腦會自動將檢查結果列出來。

六、信號完整性分析

當 PCB 設計變得更複雜,具有更高的時鐘速度、更高的器件開關速度以及高密度,在設計加工前進行信號的完整性分析變得更尤爲重要。

Protel99 SE 包含一個高級的信號完整性模擬器,它能分析 PCB 設計和檢查 設計參數的功能,測試過沖、下沖、阻抗和信號斜率要求。如果 PCB 板任何一 個設計要求(設計規則指定的)有問題,可以從 PCB 運行一個反射或串擾分析, 以確切地查看其情況。

信號完整性仿真使用線路的特性阻抗、通過傳輸線計算、I/O 緩衝器巨集模型資訊,做爲仿真的輸入。它是基於快速的反射和串擾模擬器,採用經工業證實的演算法,產生非常精確的仿真。

設置信號完整性設計規則

打開"LCD Controller.ddb"設計資料庫,在"Design Explorer 99SE\Examples"目錄下,通過左側的導航樹,打開"LCD Controller.pcb"文件。

設置信號完整性設計規則,測試的描述。必須包含層堆疊規則。在"Tools"下 選擇"Preferences"對話方塊中的"Signal Integrity"選項,在這個對話方塊中, 顯示了所有元件的標號所代表的元件名稱。例如" R"代表"Resistors",用 "Add"增加,在"Component Type"對話方塊上,用"R"設置"Designator Prefix",在"Component Type"中設置為"Resistor",點擊"OK"加入。重複上述 操作設置"C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC; J-Connector;L-inductor",當我們設置完成時,點取"OK"退出優選項對話方塊。

Preference	s				? ×
Option	s Colors	Show/Hide	Defaults	Signal Integrity	
Des Des c d j	ignator Ma signat (() 	pping Compone Capacitor Diode Connector nductor		Information To ensure accuracy of the signal integrity analysis define the appropriate component types.	
, q r rp u		3JT Resistor Connector C		Press the Add button to define a new component type. Enter the	
<u>A</u> dd <u>R</u> emove <u>E</u> dit				designator prefix (eg. R) in the Component Type dialog and select the appropriate component	
				OK Cancel Hel	<u> </u>

從功能表中選擇"Design\Rules",然後按下設計規則對話方塊中的信號完整 性鈕。每個規則包含了該規則測試的描述。

一旦配置了信號完整設計規則,從功能表中選擇"Tools"下的"Design Rule Check",顯示設計規則檢查對話方塊。按對話方塊中央的信號完整性按鈕,進 行信號完整性設計規則檢查。

包含電源網路設計規則,指定每個電源網路和電壓。從 "Rule Classes"中選

"Overshoot Falling Edge"點擊 "Add",在談出對話方塊中選擇 "Fiter Kind"設為
"Whole Board",並且改變右側 "Maximum(Volts)"為 "0.5",點取 "OK",存入這
條規則。重複剛才的步驟,設置 "Undershoot-Falling Edge",兩個強制信號完整
性規則。

運行設計規則檢查 "DRC",然後在 "Report"中運行 "Signal Integrity",找 到網路名為 "FRAMA1",選重這個網路,在 "Edit"中選 "Take Over"從功能表 中加入網路,對它進行分析。在 "Simulation"的 "Reflection"功能表下可以觀看 波形。我們選種哪一個器件,那個器件的曲線將被點亮。信號完整性分析功能 表中還為我們提供消除干擾的方法。

Design Rules				? ×
Routing Manufacturing Hi Rule Classes Flight Time - Falling Ec Flight Time - Rising Ec Impedance Constrain Layer Stack Overshoot - Falling Ec Overshoot - Rising Ed Signal Base Value	igh Speed Placer Overshoot - Fallin Max oversho <u>ot</u> (falling) <u>↓</u>	nent Signal Integrity ng Edge Specify the Maximur overshoot on the falling edge of the si	n allowable ignal.	
Scope Board			Maximum 500.0m	
<u>R</u> un DRC		<u>A</u> dd	Delete Pr Close	operties Help

如果設計不包含電源層分析將仍然執行,但是結果不能認為是準確的。

信號完整性分析器不考慮多邊形敷銅。DRC 測試是從所有可能輸出腳對每個網路最壞情況仿真,最壞結果就是 DRC 結果。

執行串擾分析至少需要從網表上確定二個網。然後指定其中一個為侵略 者,或受害人。侵略者被加入激勵脈衝,受害人為接收串擾。當已經指定侵略 者或受害人網路時,按 Crosstalk 按鈕執行仿真,結果將顯示在 Protel 波形分析 器上。

可以從波形上直接執行許多測量,僅僅擊一下波形右邊列表上的節點,從 分析功能表中選擇一個選項。

如果你發現波形與設計規則檢查給定的結果不匹配(例如:DRC 給 1.2 伏特的過沖,但是波形有小的振鈴),大概因為用於反射分析的輸出節點不是 DRC報告的最壞節點。

除了執行反射和串擾分析,還可以執行一個信號完整性效果的網路篩選,例如過沖、延遲、阻抗等等。網路篩選產生類似試算表的結果表,可以快速查出有問題的網路。

執行網路篩選,要指定許多網路(如果需要可選全部),按 Net Screening 按鈕。當篩選結果出現,使用工具條上按鈕控制所要顯示的內容(阻抗、電壓等等),按下列名按結果類型顯示。

七、可以在 PCB 中修改元件封裝。

操作步驟:

①增加焊盤,將焊盤設置為被選中狀態;

②將需要增加的元件恢復原始圖素;

③選<u>\Tools\Covert\Add</u> Selected Prmitives to Component;

④提問要增加焊盤的元件,確認即可。

八、建立新的 PCB 器件封裝

由於硬體廠家發展速度非常快,器件的不斷更新,我們經常需要從庫裏增加器件封裝,或增加封裝庫。Protel99 SE 提供了很好的導航器,幫助我們完成



器件的添加。

根據檔產生 PCB 封裝庫

打開"LCD Controller.ddb"設計資料庫,選中"LCD Controller.pcb"並打開。在"Tools"下選擇"Make Libray",建立一個新庫檔"LCD controller.lib",所有PCB中的器件封裝被自動抽取出來,保存在庫檔中。在這個新庫檔中建立器件封裝,點擊左側導航樹上的"Browse PCBlib",可以流覽這個庫裏現有的元件,創建一個新的元件選擇"Tools"下的"New Component",彈出一個器件封裝範本,按照提示,可以迅速生成一個我們需要的器件封裝。

九、 生成 GERBER 檔

在我們將所有設計完成之後,需要把 PCB 檔拿到製版廠家去做印製版。 如果廠家有 Protel 98 或 Protel 99 ,我們可以用 Protel 99SE 中 "File\Save as 選 擇存儲檔格式為 3.0,然後導出 PCB 檔給廠家。如果廠家沒有這兩種版本檔, 需生成 "GERBER"給廠家。具體操作如下:

首先我們打開一個設計好的 PCB 檔 "Z80 Microprocessor.ddb"設計資料庫 中的 "Z80 Processor board.pcb"檔,選擇 "File" 主功能表下的 "CAM Manager",

Output Wizard			? X
	What kin	d of output d	lo you want to make?
		Bom	(Generates a bill of materials)
		DRC	(Checks for design rule violations)
		Gerber	(Generates Gerber files)
EXAMPLE		NC Drill	(Generates NC drill files)
		Pick Place	e (Generates pick and place files)
		Test Point	s (Generates a test point report)
	Ca	ancel	< <u>B</u> ack <u>N</u> ext> <u>F</u> inish

按照輸出導航,可以方便的生成光繪檔和數控鑽孔檔。

所有輸出檔被保存在"CAM Manager"檔夾下。

光圈文件的尾碼為 "*.APT",GERBER 文件的尾碼為 "*.G*",鑽孔文件的 尾碼為 "*.DRR"和 "*.TXT"。將所有檔導出到一個指定目錄下,壓縮後即可交 給印製板廠生產。

如果我們想看生成的 GERBER 檔是否正確,請用導入的方法可以打開每

一層檔。

十、列印預覽

在 Protel 99SE 中我們可以觀看列印效果,通過<u>\\File\Print/Preview</u>控制列印參數,修改列印結果。可以在列印預覽中任意添加層或刪除層。

十一、3D 顯示

點擊<u>\\VIEW\Board</u> in 3D 選項,可以看到設計板的三維圖形,並且可以任



意旋轉、隱藏元件或字元等操作。

十一、強大的輸入輸出功能

用 Import 可以 讀 取 Orcad(*.max) 、 P-CAD PDIF(*.PDF) 、 AutoCAD(*.DWG,*.DXF)文件。並且,新增與 CCT 公司的介面。