

用总线保持电路设计

什么是总线保持?

总线保持功能是解决浮动输入问题的一种创新的方法。这种电路在无负载输入时保持一种有效逻辑状态,从而在浮动或无驱动输出时无需外部调节元件。

总线保持是为容忍浮动输入条件而设计的。若使用无总线保持的设备,浮动输入条件就会导致增加泄漏,振荡并且危及系统数据的完整性。

总线保持的另一功能是有能力把无驱动电流的数据总线保持在有效逻辑状态。总线保持设备可以通过总线调节总线上的其它输入。




图1 Fairchild半导体公司的CROSSVOLT™ LVT总线保持电路 (74LVTHxxx) 的简化设备输入级图

图1

它是如何工作的?

总线保持电路通过在设备的输入级接入一个低驱动电流倒相器进行工作。该倒相器向设备的输入端和总线发出反馈 (参见图1)。当驱动输入端的信号撤除后,倒相器将在设备输入端和总线上保持最后接收的有效信号电平,直至它被下一个到达的信号所复盖。




图2 带总线保持电路 (74LVTHxxx) 的Fairchild半导体公司的CROSSVOLT™ LVT设备的输入电压对输入电流曲线

图2

Fairchild半导体公司提出了两项总线保持倒相器指标 (参见图1)。 $I_{I(保持)}$ 是总线保持输入端的最小驱动电流,被定为75微安。这是该电路可以提供的最小量。 $I_{I(OD)}$ 是总线保持输入端用以改变状态的翻转驱动电流,被定为500微安。这是克服总线保持电路,造成输入端改变状态所需要的最小电流流量。

什么时候使用总线保持电路?

带总线保持电路的设备设计用于设备或数据总线可能处在无驱动电流状态的系统中。前面已经说过,总线保持电路将保持浮动输入或数据总线处于有效状态。

没有总线保持电路的输入必须保持在有效的逻辑状态,随便输入浮动就会使它振荡而在输出上产生无效数据。错误数据可能导致总线拥塞,大量的电流消耗和设备或系统的损坏。

由于同样的理由,系统的数据总线必须保持在有效的逻辑状态。因此各个设备的输入都需要进行调节。

若任由总线浮动,则可能造成数据完整性问题和设备或系统的损坏。而且,在使用数据总线时,总线上有多个设备输入更使问题变得加倍的严重。

Fairchild带总线保持电路的CROSSVOLT产品特别适用于拥挤的电路板。在那里,总线保持电路的功能免去了对接地和接电源的附加耦合线以及调节电阻的附加垫脚的需要。

通过把设备或总线保持在最后收到的有效的逻辑高电

CROSSVOLT™是Fairchild半导体公司的注册商标。


位或低电位，带总线保持电路的设备还可以提供伪记忆功能。与此相反，调节电阻却总是把总线拖到相同的状态。

当设计使用带总线保持电路的设备的总线时，必须考虑总线保持电路的驱动电流和电流要求。只需一个 $I_{I(\text{保持})}$ 为 ± 75 微安的带总线保持电路的设备就可以以低功率消耗保持住一个大型数据总线。必须对总线上的所有设备输入的输入电流 I_{IN} 进行计算。对CMOS设备， I_{IN} 通常位于5微安到1毫安的范围内。

I_{IOD} 定在 ± 500 微安，数据总线还是容易进行转变。CMOS设备通常具有 ± 24 毫安左右或更大一些的驱动电流。

什么时候不应该使用总线保持电路？

在有一些设计应用场合，总线保持电路技术不适合使用或者不应当过度使用。在这些设计中，建议使用没有总线保持电路的等效设备。Fairchild半导体公司提供与带总线保持电路的CROSSVOLT产品有相同驱动电流和AC指标，却在输入级不带总线保持电路的CROSSVOLT设备（参见图3）。



不带总线保持电路（74LVTHxxx）的Fairchild半导体公司的CROSSVOLT LVT设备的输入电压对输入电流曲线

图3

在所有系统或数据总线输入级都装总线保持电路可能会产生问题。在有多接收口的数据总线上，数据总线保持电路应该用于那些确实需要保持数据总线在有效状态的尽可能少的设备上。对于数据总线上的各个总线保持电路， ± 500 微安的额定 I_{IOD} 值是累加的。例如，若数据总线上有10个输入设备有总线保持电路，则至少需要 ± 5 毫安才可以制服和转变数据总线。对 ± 75 微安的额定 $I_{I(\text{保持})}$ 电流值，则需要750微安的驱动电流才能维持这个理论上的10输入总线。在一个全CMOS输入总线上是不需要这样大的驱动电流的，而且它被毫无必要地添加到了系统所需的功率开支中。

总线保持电路是设计用来取代上拉或下拉调节电阻的。总线保持电路与调节电阻一起用可能会造成高功率消耗。如果调节电阻的负载和总线保持电路的输入相当高，则驱动器有可能无法在要求的时间里实现负载的转变。

虽然我们主张总线保持电路与调节电阻一起使用，但是确有某些带总线保持电路的系统在使用输入调节电阻。

一个例子是，当带总线保持电路的设备有可能断电而同时仍需要把总线保持在有效状态时。在这种情况下，建议使用50千欧或更大的电阻。这可以使得在重新通电的时候，以最少的额外功率消耗让总线保持电路正确地工作。有关公式计算的解释，请参见附录A。

在带特文宁或并联终端设计的系统数据总线上，若要用总线保持输入，则必须精确地计算好功率和速度要求。否则，可能会出现与总线保持电路和调节电阻同用时一样的功率消耗和转变困难的问题。

若带总线保持电路的设计使用不当，则混合电压总线也可能出问题。带总线保持电路的设备不能把总线的电压提到高于它自己的 V_{CC} 的程度。

若总线上带有5伏的设备输入，而要把总线保持在3伏的电平，那么由于5伏输出始终是部分打开的，就会造成很大的 I_{CC} 和 I_{CCT} 偏差。

在点对点的数据流设计（例如一个数据输出到一个数据输入）中，若驱动器没有三种状态或不会从接收器上拆除，则没有必要使用总线保持电路。

小结

Fairchild半导体公司的具有总线保持功能的CROSSVOLT低电压逻辑产品不需要外部元件来把无驱动电流的输入保持在有效逻辑状态。这就使得设备或数据总线可以在浮动输入的条件下工作。对于无总线保持电路的设备，这种条件则会引起增加泄漏、振荡和危及系统数据完整性。

总线保持电路通过在设备的输入级安装倒相器进行工作。倒相器给设备和总线的输入端发出反馈，当输入驱动器信号拆除后，总线保持电路在设备输入端和总线上保持它最后接收的有效信号电平，直至它被下一个到达的信号所复盖。

总线保持电路是为设备输入端或数据总线可能处在浮动状态的系统而设计的，它应该用来取代调节电阻。如果不取代调节元件，而是与它们一起使用，则系统可能会产生高功率消耗和时间控制问题。在使用特文宁和并联终端设计时，或在有电压干扰的总线上，也可能产生同样的问题。

附录A

对总线保持电路输入调节电阻的电流计算

对于上拉电阻:

$$V_{CC} = 3.0 \text{ 伏}$$

$$V_{IN} = 2.0 \text{ 伏 (0.8 伏用于I保持为75微安的指标)}$$

$$(3.0 \text{ 伏} - 0.8 \text{ 伏}) / 0.000075 \text{ 安} = 29 \text{ 千欧}$$

29千欧为最大阻值

选择50千欧的阻值

$$[(3.0 \text{ 伏} - 0.8 \text{ 伏}) / 50 \text{ 千欧}] = 44 \text{ 微安}$$

因此, 50千欧的电阻把最小总线保持电路低电流由75微安降到了 (75微安- 44微安) 即31微安。

对于下拉电阻:

$$V_{CC} = 3.0 \text{ 伏}$$

$$V_{IN} = 2.0 \text{ 伏 (2.0 伏用于I保持为75微安的指标)}$$

$$2.0 \text{ 伏} / 0.000075 \text{ 安} = 26.7 \text{ 千欧}$$

26.7千欧为最大阻值

选择50千欧的阻值

$$2.0 \text{ 伏} / 50 \text{ 千欧} = 40 \text{ 微安}$$

因此, 50千欧的电阻把最小总线保持电路低电流由75微安降到了 (75微安- 4.0微安) 即35微安。

Fairchild对使用上述任何电路都不负任何责任。本说明不隐含任何电路的专利许可证。Fairchild保留随时不加通知即修改所述电路和说明书的权利。

有关生命支持的条款

没有Fairchild半导体公司总裁的书面批准, Fairchild产品不得用作生命支持设备或系统的关键元件。在此:

- 1、生命支持设备或系统系指下述设备或系统, (a) 用来以外科手术方式植入体内, (b) 支持或延续生命, 以及(c) 当按照标签上的使用说明进行适当使用时, 其工作失灵有理由认为会造成使用者受到严重伤害。
- 2、关键元件是生命支持设备或系统的任一元件, 其工作失灵有理由认为会造成生命支持设备或系统的失灵, 或者会影响到它的安全性或有效性。

www.fairchildsemi.com