



dsPIC30F3010/3011

数据手册

高性能 16 位
数字信号控制器

请注意以下有关 Microchip 器件代码保护功能的要点：

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信：在正常使用的情况下，Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。

代码保护功能处于持续发展。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下，能访问您的软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分，因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利，它们可能由更新之信息所替代。确保应用符合技术规范，是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保，包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和 / 或生命安全应用，一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障 Microchip 免于承担法律责任，并加以赔偿。在 Microchip 知识产权保护下，不得暗中以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、Microchip 徽标、Accuron、dsPIC、KEELOQ、KEELOQ 徽标、microID、MPLAB、PIC、PICmicro、PICSTART、PRO MATE、rPIC 和 SmartShunt 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

AmpLab、FilterLab、Linear Active Thermistor、Migratable Memory、MXDEV、MXLAB、SEEVAL、SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标。

Analog-for-the-Digital Age、Application Maestro、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、FanSense、FlexROM、fuzzyLAB、In-Circuit Serial Programming、ICSP、ICEPIC、Mindi、MiWi、MPASM、MPLAB Certified 徽标、MPLIB、MPLINK、PICKit、PICDEM、PICDEM.net、PICLAB、PICtail、PowerCal、PowerInfo、PowerMate、PowerTool、REAL ICE、rLAB、Select Mode、Smart Serial、SmartTel、Total Endurance、UNI/O、WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 是 Microchip Technology Inc. 在美国的服务标记。

在此提及的所有其他商标均为各持有公司所有。

© 2007, Microchip Technology Inc. 版权所有。

QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
== ISO/TS 16949:2002 ==

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2002 认证。公司在 PIC[®] MCU[®]、dsPIC[®] DSC、KEELOQ[®] 跳码器件、串行 EEPROM、单片机外设、非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002。此外，Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

dsPIC30F3010/3011 增强型闪存 16 位数字信号控制器

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

改进的高性能 RISC CPU：

- 改进的哈佛架构
- 带可灵活寻址模式的优化 C 编译器指令集架构
- 83 条基本指令
- 24 位宽指令，16 位宽数据路径
- 24 KB 片上闪存程序空间（8K 指令字）
- 1 KB 的片上数据 RAM
- 1 KB 的非易失性数据 EEPROM
- 16 x 16 位的工作寄存器阵列
- 高达 30 MIPS 的操作：
 - 40MHz 的直流外部时钟输入
 - 带有 PLL（4x、8x 和 16x）的 4 MHz 至 10 MHz 振荡器输入
- 29 个中断源
 - 3 个外部中断源
 - 每个中断源都有 8 个用户可选择的优先级
 - 4 个处理器陷阱源

DSP 引擎功能：

- 双数据取指
- DSP 操作的累加器回写
- 模和位反转寻址模式
- 两个带可选饱和和逻辑的 40 位宽累加器
- 17 x 17 位单周期硬件小数 / 整数乘法器
- 所有 DSP 指令都是单周期指令
- 单周期左移和右移 16 位

外设特性：

- 高灌 / 拉电流 I/O 引脚：25 mA/25 mA
- 带可编程预分频器的定时器模块：
 - 5 个 16 位定时器 / 计数器；可选择将 2 个 16 位定时器组成一个 32 位定时器模块
- 16 位捕捉输入功能
- 16 位比较 / PWM 输出功能
- 3 线 SPI 模块（支持 4 帧模式）
- I²C™ 模块支持多主 / 从模式和 7 位 / 10 位寻址
- 2 个带 FIFO 缓冲器的 UART 模块

电机控制 PWM 模块特性：

- 6 个 PWM 输出通道
 - 互补或独立输出模式
 - 边沿和中心对齐模式
- 3 个占空比发生器
- 专用时基
- 可编程输出极性
- 用于互补模式的死区时间控制
- 手动输出控制
- 用于 A/D 转换的触发器

正交编码器接口模块特性：

- A 相、B 相和索引脉冲输入
- 16 位上 / 下位置计数器
- 计数方向状态
- 位置测量（x2 和 x4）模式
- 输入端的可编程数字噪声滤波器
- 备用 16 位定时器 / 计数器模式
- 在位置计数器计满返回 / 下溢时产生中断

dsPIC30F3010/3011

模拟特性:

- 带 4 个采样保持 (S/H) 输入的 10 位模数转换器 (ADC):
 - 1 MSPS 转换速率
 - 9 个输入通道
 - 可在休眠和空闲模式下进行转换
- 可编程欠压复位

单片机的特殊功能:

- 增强型闪存程序存储器:
 - 工业级温度范围内至少可承受 10000 次擦写, 典型值为 100K 次
- 数据 EEPROM 存储器:
 - 工业级温度范围内至少可承受 100,000 次擦写, 典型值为 1M 次
- 可在软件控制下重新自编程

- 上电复位 (Power-on Reset, POR)、上电延时定时器 (Power-up Timer, PWRT) 和振荡器起振定时器 (Oscillator Start-up Timer, OST)
- 灵活的看门狗定时器 (Watchdog Timer, WDT) 带有片上低功耗 RC 振荡器, 能确保可靠运行
- 故障保护时钟监视器检测时钟故障, 并在检测到故障时将时钟切换到片上低功耗 RC 振荡器
- 可编程代码保护
- 在线串行编程 (In-Circuit Serial Programming™, ICSP™)
- 可选功耗管理模式:
 - 休眠、空闲和备用时钟模式

CMOS 技术:

- 低功耗、高速闪存技术
- 宽工作电压范围 (2.5V 到 5.5V)
- 工业级和扩展级温度范围
- 低功耗


dsPIC30 电机控制和电源转换系列⁽¹⁾

器件	引脚	程序存储器字节 / 指令	SRAM 字节	EEPROM 字节	16 位定时器	输入捕捉	输出比较 / 标准 PWM	电机控制 PWM	10 位 A/D 1 Msps	正交编码器	UART	SPI	I ² C™	CAN
dsPIC30F2010	28	12K/4K	512	1024	3	4	2	6 ch	6 ch	有	1	1	1	-
dsPIC30F3010	28	24K/8K	1024	1024	5	4	2	6 ch	6 ch	有	1	1	1	-
dsPIC30F4012	28	48K/16K	2048	1024	5	4	2	6 ch	6 ch	有	1	1	1	1
dsPIC30F3011	40/44	24K/8K	1024	1024	5	4	4	6 ch	9 ch	有	2	1	1	-
dsPIC30F4011	40/44	48K/16K	2048	1024	5	4	4	6 ch	9 ch	有	2	1	1	1
dsPIC30F5015	64	66K/22K	2048	1024	5	4	4	8 ch	16 ch	有	1	2	1	1
dsPIC30F6010	80	144K/48K	8192	4096	5	8	8	8 ch	16 ch	有	2	2	1	2


注 1: 本表汇总了 dsPIC30F3010/3011 的外设功能。表中给出的其他 dsPIC30F 电机控制和电源转换系列器件供用户进行功能比较。

引脚图

40 引脚 PDIP




44 引脚 TQFP



dsPIC30F3010/3011


引脚图（续）




引脚图 (续)

28 引脚 SPDIP

28 引脚 SOIC



44 引脚 QFN



dsPIC30F3010/3011

目录

器件概述.....	7
CPU 架构概述	15
存储器构成	23
地址发生器单元.....	35
中断	41
闪存程序存储器.....	47
数据 EEPROM 存储器.....	53
I/O 端口	57
Timer1 模块.....	63
Timer2/3 模块.....	67
Timer4/5 模块.....	73
输入捕捉模块.....	77
输出比较模块.....	81
正交编码器接口 (QEI) 模块	85
电机控制 PWM 模块.....	91
SPI 模块	103
I2C™ 模块.....	107
通用异步收发器 (UART) 模块.....	115
10 位高速模数转换器 (ADC) 模块.....	123
系统集成.....	135
指令集综述	149
开发支持.....	157
电气特性.....	161
封装信息.....	199
Microchip 网站.....	215
变更通知客户服务	215
客户支持.....	215
读者反馈表	216
产品标识体系.....	217

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 **CTRC@microchip.com**，或将本数据手册后附的《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本，请查询我公司的网站：

<http://www.microchip.com>

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS30000A 是 DS30000 的 A 版本。

勘误表

现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件 / 文档存在某些差异时，就会发布勘误表。勘误表将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表，请通过以下方式之一查询：

- Microchip 网站：<http://www.microchip.com>
- 当地 Microchip 销售办事处（见最后一页）

在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本（包括文献编号）。

客户通知系统

欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com 上注册。

1.0 器件概述

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

本文档包含了 dsPIC30F3010/3011 器件的特定信息。dsPIC30F 器件在高速 16 位单片机 (MCU) 架构下，提供了丰富的数字信号处理 (Digital Signal Processor, DSP) 功能。图 1-1 和图 1-2 分别为 dsPIC30F3011 和 dsPIC30F3010 器件的框图。

dsPIC30F3010/3011

图 1-1: dsPIC30F3011 框图





图 1-2: dsPIC30F3010 框图



dsPIC30F3010/3011

表 1-1 简单介绍了器件的 I/O 引脚配置以及与端口引脚复用的功能。同一端口引脚可能具有多种功能。当发生复用时，外设模块的功能要求可能会强制改写端口引脚的数据方向。

表 1-1: dsPIC30F3011 I/O 引脚配置说明

引脚名称	引脚类型	缓冲器类型	说明
AN0-AN8	I	模拟	模拟输入通道。 AN0 和 AN1 还分别用作器件编程数据输入引脚和时钟输入引脚。
AVDD	P	P	模拟模块的正电源。
AVss	P	P	模拟模块的参考地。
CLKI CLKO	I O	ST/CMOS —	外部时钟源输入。总是与 OSC1 引脚功能相关联。 振荡器晶振输出。在晶振模式下，与晶振或谐振器相连。在 RC 和 EC 模式下可选作 CLKO 引脚。总是与 OSC2 引脚功能相关联。
CN0-CN7 CN17-CN18	I	ST	输入电平变化通知输入引脚。 可通过软件编程将所有引脚配置为带有内部弱上拉。
EMUD EMUC EMUD1 EMUC1 EMUD2 EMUC2 EMUD3 EMUC3	I/O I/O I/O I/O I/O I/O I/O I/O	ST ST ST ST ST ST ST ST	ICD 初级通信通道数据输入 / 输出引脚。 ICD 初级通信通道时钟输入 / 输出引脚。 ICD 二级通信通道数据输入 / 输出引脚。 ICD 二级通信通道时钟输入 / 输出引脚。 ICD 三级通信通道数据输入 / 输出引脚。 ICD 三级通信通道时钟输入 / 输出引脚。 ICD 四级通信通道数据输入 / 输出引脚。 ICD 四级通信通道时钟输入 / 输出引脚。
IC1, IC2, IC7, IC8	I	ST	捕捉输入 1、2、7 和 8
INDX QEA QEB	I I I	ST ST ST	正交编码器索引脉冲输入。 QEI 模式下的正交编码器相位 A 输入。 定时器模式下的辅助定时器外部时钟 / 门控输入 QEI 模式下的正交编码器相位 B 输入。 定时器模式下的辅助定时器外部时钟 / 门控输入
INT0 INT1 INT2	I I I	ST ST ST	外部中断 0。 外部中断 1。 外部中断 2。
FLTA PWM1L PWM1H PWM2L PWM2H PWM3L PWM3H	I O O O O O O	ST — — — — — —	PWM 故障 A 输入。 PWM 1 低电平输出。 PWM 1 高电平输出。 PWM 2 低电平输出。 PWM 2 高电平输出。 PWM 3 低电平输出。 PWM 3 高电平输出。
MCLR	I/P	ST	主清零（复位）输入或可编程电压输入。此引脚为器件复位引脚（低电平有效）。
OCFA OC1-OC4	I O	ST —	比较故障 A 输入（用于比较通道 1、2、3 和 4） 比较输出 1 到 4

图注: CMOS = CMOS 兼容的输入或输出 模拟 = 模拟输入信号
ST = 带 CMOS 电平输出的施密特触发器输入 O = 输出
I = 输入 P = 电源

表 1-1: dsPIC30F3011 I/O 引脚配置说明 (续)

引脚名称	引脚类型	缓冲器类型	说明
OSC1	I	ST/CMOS	振荡器晶振输入。当配置为 RC 模式时，缓冲类型为 ST；其他模式时则为 CMOS 缓冲。
OSC2	I/O	—	振荡器晶振输出。在晶振模式下，连接到晶振或谐振。在 RC 和 EC 模式下，可选作 CLKO 引脚。
PGD	I/O	ST	在线串行编程数据输入 / 输出引脚。
PGC	I	ST	在线串行编程数据输入引脚。
RB0-RB8	I/O	ST	PORTB 为双向 I/O 端口。
RC13-RC15	I/O	ST	PORTC 为双向 I/O 端口。
RD0-RD3	I/O	ST	PORTD 为双向 I/O 端口。
RE0-RE5, RE8	I/O	ST	PORTE 为双向 I/O 端口。
RF0-RF6	I/O	ST	PORTF 为双向 I/O 端口。
SCK1	I/O	ST	SPI #1 的同步串行时钟输入 / 输出
SDI1	I	ST	SPI #1 数据输入。
SDO1	O	—	SPI #1 数据输出。
SS1	I	ST	SPI #1 从动同步。
SCL	I/O	ST	I ² C™ 的同步串行时钟输入 / 输出。
SDA	I/O	ST	I ² C 的同步串行数据输入 / 输出。
SOSCO	O	—	32 kHz 低功耗晶振输出。
SOSCI	I	ST/CMOS	32 kHz 低功耗晶振输入。当配置为 RC 模式时，缓冲类型 ST；其他模式时则为 CMOS 缓冲。
T1CK	I	ST	Timer1 外部时钟输入。
T2CK	I	ST	Timer2 外部时钟输入。
U1RX	I	ST	UART1 接收。
U1TX	O	—	UART1 发送。
U1ARX	I	ST	UART1 备用接收。
U1ATX	O	—	UART1 备用发送。
U2RX	I	ST	UART2 接收。
U2TX	O	—	UART2 发送。
VDD	P	—	逻辑和 I/O 引脚的正电源。
VSS	P	—	逻辑和 I/O 引脚的参考地。
VREF+	I	模拟	模拟参考电压（高）输入。
VREF-	I	模拟	模拟参考电压（低）输入。

图注: CMOS = CMOS 兼容的输入或输出 模拟 = 模拟输入信号
ST = 带 CMOS 电平输出的施密特触发器输入 O = 输出
I = 输入 P = 电源

dsPIC30F3010/3011

表 1-2 简单介绍了器件的 I/O 引脚配置以及与端口引脚复用的功能。同一端口引脚可能具有多种功能。当发生复用时，外设模块的功能要求可能会强制改写端口引脚的数据方向。

表 1-2: dsPIC30F3010 I/O 引脚配置说明

引脚名称	引脚类型	缓冲器类型	说明
AN0-AN5	I	模拟	模拟输入通道。 AN0 和 AN1 也分别被用作器件编程数据输入引脚和时钟输入引脚。
AVDD	P	P	模拟模块的正电源
AVss	P	P	模拟模块的参考地
CLKI CLKO	I O	ST/CMOS —	外部时钟源输入。总是与 OSC1 引脚功能相关联。 振荡器晶振输出。在晶振模式下，与晶振或谐振器相连。在 RC 和 EC 模式下，可选作 CLKO 引脚。总是与 OSC2 引脚功能相关联。
CN0-CN7	I	ST	输入电平变化通知输入引脚。 可通过软件编程将所有引脚配置为带有内部弱上拉。
EMUD EMUC EMUD1 EMUC1 EMUD2 EMUC2 EMUD3 EMUC3	I/O I/O I/O I/O I/O I/O I/O I/O	ST ST ST ST ST ST ST ST	ICD 初级信通道数据输入 / 输出引脚。 ICD 初级信通道时钟输入 / 输出引脚。 ICD 二级通信通道数据输入 / 输出引脚。 ICD 二级通信通道时钟输入 / 输出引脚。 ICD 三级通信通道数据输入 / 输出引脚。 ICD 三级通信通道时钟输入 / 输出引脚。 ICD 四级通信通道数据输入 / 输出引脚。 ICD 四级通信通道时钟输入 / 输出引脚。
IC1, IC2, IC7, IC8	I	ST	捕捉输入 1、2、7 和 8
INDX QEA QEB	I I I	ST ST ST	正交编码器索引脉冲输入。 QEI 模式下的正交编码器相位 A 输入。 定时器模式下的辅助定时器外部时钟 / 门控输入 QEI 模式下的正交编码器相位 B 输入。 定时器模式下的辅助定时器外部时钟 / 门控输入
INT0 INT1 INT2	I I I	ST ST ST	外部中断 0 外部中断 1 外部中断 2
FLTA PWM1L PWM1H PWM2L PWM2H PWM3L PWM3H	I O O O O O O	ST — — — — — —	PWM 故障 A 输入。 PWM 1 低电平输出。 PWM 1 高电平输出。 PWM 2 低电平输出。 PWM 2 高电平输出。 PWM 3 低电平输出。 PWM 3 高电平输出。
MCLR	I/P	ST	主清零（复位）输入或可编程电压输入。此引脚为器件复位引脚（低电平有效）。
OCFA OC1, OC2	I O	ST —	比较故障 A 输入（用于比较通道 1、2、3 和 4） 比较输出 1 和 2。

图注: CMOS = CMOS 兼容的输入或输出 模拟 = 模拟输入信号
 ST = 带 CMOS 电平输出的施密特触发输入 O = 输出
 I = 输入 P = 电源

表 1-2: dsPIC30F3010 I/O 引脚配置说明 (续)

引脚名称	引脚类型	缓冲器类型	说明
OSC1	I	ST/CMOS	振荡器晶振输入。当配置为 RC 模式时, 缓冲类型为 ST; 其他模式时则为 CMOS 缓冲。
OSC2	I/O	—	振荡器晶振输出。在晶振模式下, 连接到晶振或谐振。在 RC 和 EC 模式下, 可选作 CLK0 引脚。
PGD	I/O	ST	在线串行编程数据输入 / 输出引脚
PGC	I	ST	在线串行编程数据输入引脚。
RB0-RB5	I/O	ST	PORTB 为双向 I/O 端口。
RC13-RC15	8I/O	8ST	PORTC 为双向 I/O 端口。
RD0-RD1	I/O	ST	PORTD 为双向 I/O 端口。
RE0-RE5, RE8	I/O	ST	PORTE 为双向 I/O 端口。
RF2-RF3	I/O	ST	PORTF 为双向 I/O 端口。
SCK1	I/O	ST	SPI #1 的同步串行时钟输入 / 输出
SDI1	I	ST	SPI #1 数据输入。
SDO1	O	-	SPI #1 数据输出。
SCL	I/O	ST	I ² C™ 的同步串行时钟输入 / 输出。
SDA	I/O	ST	I ² C 的同步串行数据输入 / 输出。
SOSCO	O	-	32 kHz 低功耗晶振输出。
SOSCI	I	ST/CMOS	32 kHz 低功耗晶振输入。当配置为 RC 模式时, 缓冲类型 ST; 其他模式时则为 CMOS 缓冲。
T1CK	I	ST	Timer1 外部时钟输入。
T2CK	I	ST	Timer2 外部时钟输入。
U1RX	I	ST	UART1 接收。
U1TX	O	-	UART1 发送。
U1ARX	I	ST	UART1 备用接收。
U1ATX	O	-	UART1 备用发送。
VDD	P	-	逻辑和 I/O 引脚的正电源。
VSS	P	-	逻辑电路和 I/O 引脚的参考地。
VREF+	I	模拟	模拟参考电压 (高) 输入。
VREF-	I	模拟	模拟参考电压 (低) 输入。

图注: CMOS = CMOS 兼容的输入或输出 模拟 = 模拟输入信号
 ST = 带 CMOS 电平输出的施密特触发输入 O = 输出
 I = 输入 P = 电源

注：

2.0 CPU 架构概述

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

2.1 内核概述

dsPIC30F3010/3011 器件的内核具有 24 位指令字。程序计数器 (Program Counter, PC) 为 23 位宽，且最低有效位 (Least Significant bit, LSb) 总是清零 (见第 3.1 节)，且在正常程序执行时忽略最高有效位 (Most Significant bit, MSb)，但某些特定的指令除外。鉴于此，PC 最多可寻址 4M 指令字的用户程序空间。dsPIC30F 使用指令预取机制来帮助维持吞吐量。使用 DO 和 REPEAT 指令支持无需循环计数管理开销的程序循环结构，这两条指令在任何时候都可被中断。

工作寄存器阵列由 16 个 16 位的寄存器组成，每个工作寄存器都可以作为数据、地址或地址偏移量寄存器。工作寄存器 (W15) 用作中断和调用操作的软件堆栈 (Stack Pointer, SP) 指针。

数据空间为 64 KB (32 KW)，它被分成两块，分别称为 X 数据存储区和 Y 数据存储区。每个存储区都有各自独立的地址发生器单元 (Address Generation Unit, AGU)。大部分指令只通过 X 存储器 AGU 进行操作，将整个数据空间看作一个统一的数据空间。如乘一加 (MAC) 类双源操作数的 DSP 指令通过 X 和 Y 的 AGU 进行操作，将数据地址空间分成两个部分 (见第 3.2 节“数据地址空间”)。X 和 Y 数据空间的边界视具体器件而定，不能由用户修改。每个数据字由 2 个字节组成，大部分指令可以按字或字节访问数据。

有两种方法可以访问存储在程序存储器中的数据：

- 可以选择将数据存储空间的高 32 KB 映射到由 8 位程序空间可视性页 (Program Space Visibility Page, PSVPAG) 寄存器定义的任何 16K 程序字边界内的程序空间的低半部分。程序空间到数据空间的映射功能让任何指令都能像访问数据空间一样访问程序空间。但访问需要占用一个额外的指令周期。且使用此方法仅能访问每个指令字的低 16 位。

- 也可以通过表读 / 表写指令使用工作寄存器对程序空间内大小为 32K 字的页进行线性间接寻址。可使用表读和表写指令访问一个指令字的所有 24 位。

X 和 Y 地址空间都支持无开销的循环缓冲区 (模寻址)。模寻址主要用于减少 DSP 算法的循环开销。

X AGU 还支持对目标有效地址的位反转寻址，从而大幅简化了基 2 FFT 算法对输入或输出数据的重新排序。欲知有关模寻址和位反转寻址的详细信息，请参见第 4.0 节“地址发生器单元”。

器件内核支持固有 (无操作数) 寻址、相对寻址、立即数寻址、存储器直接寻址、寄存器直接和寄存器间接寻址，以及寄存器偏移量和立即数偏移量寻址模式。每条指令根据其功能要求，与一组预定义的寻址模式相关。

对于大多数指令，在每个指令周期，内核能执行一次数据 (或程序数据) 存储器读操作、一次工作寄存器 (数据) 读操作、一次数据存储器写操作和一次程序 (指令) 存储器读操作。这样就可支持 3 个操作数的指令，使 $C = A+B$ 操作能在单周期内执行。

内核还包含一个 DSP 引擎，可显著增强内核的运算能力和吞吐量。DSP 引擎具备一个高速 17 位 $\times$ 17 位乘法器、一个 40 位 ALU、两个 40 位饱和累加器和一个 40 位双向桶形移位寄存器。在单个周期内，至多可将累加器或工作寄存器中的数据右移 16 位或左移 16 位。DSP 指令可以无缝地与其他指令一起操作，其设计可实现最佳的实时性能。MAC 类指令可以同时从存储器中取出两个数据操作数并将两个 W 寄存器相乘。这要求数据空间对于这些指令拆分为两块，但对所有其他指令保持线性。这是通过为 MAC 类指令的每个地址空间指定某些工作寄存器，以透明和灵活的方式实现的。

该内核不支持多级指令流水线，其采用的是单级指令预取机制，该机制在执行指令的前一个周期访问要执行的指令并对其部分译码。从而使可用执行时间最长。除了某些特例外，大部分指令都在一个指令周期内完成。

内核具有用于处理陷阱和中断的向量异常处理结构，提供 62 个独立向量。异常由 8 个陷阱 (其中 4 个保留) 和 54 个中断组成。每个中断都具有由用户分配的从 1 到 7 的优先级 (1 代表最低优先级，7 代表最高优先级) 和预定义的“自然优先级”。陷阱具有从 8 至 15 的固定优先级。

2.2 编程模型

图 2-1 为编程模型，它由 16X16 位工作寄存器（W0 至 W15）、2 个 40 位累加器（ACCA 和 ACCB）、状态寄存器（SR）、数据表页寄存器（TBLPAG）、程序空间可视性页寄存器（PSVPAG）、DO 和 REPEAT 寄存器（DOSTART、DOEND、DCOUNT 和 RCOUNT）以及程序计数器（PC）组成。工作寄存器可作为数据、地址或偏移量寄存器。所有寄存器均为存储器映射。W0 用作执行文件寄存器寻址的 W 寄存器。

这些寄存器中，有些带有与之关联的影子寄存器（见图 2-1）。影子寄存器被用作临时保存寄存器，能在事件发生时将其主寄存器中的内容送入其中或将自身内容送回主寄存器。影子寄存器都是不可直接访问的。如下指令适用于寄存器与影子寄存器间的送入和送出。

- PUSH.S 和 POP.S
传送 W0、W1、W2、W3、SR（仅 DC、N、OV、Z 和 C 位）。
- DO 指令
在循环开始时将 DOSTART、DOEND、DCOUNT 寄存器的内容压入其影子寄存器，在循环结束时将这些寄存器的内容弹出。

当对一个工作寄存器执行字节操作时，仅目标寄存器的低字节（LSB）会受到影响。然而，工作寄存器是存储器映射的，其好处在于可通过对数据存储空间进行字节宽度的访问来对工作寄存器的低字节和高字节进行操作。

2.2.1 软件堆栈指针 / 帧指针

dsPIC® DSC 器件包含软件堆栈。W15 是专用的软件堆栈指针。它可被异常处理、子程序调用和返回自动修改，并且也能够被任何指令引用（方法与引用其他工作寄存器相同）。这样就简化了对堆栈指针的读、写和操作（例如，创建堆栈帧）。

注： 为了防止偏离的堆栈访问，W15<0> 总是为零。

复位时 W15 被初始化为 0x0800。在初始化期间，用户可以将 SP 重新编程以指向数据空间的任何单元。

W14 是专用的堆栈帧指针，由 LNK 和 ULNK 指令定义。并且也能够被任何指令引用（方法与引用其他工作寄存器相同）。

2.2.2 状态寄存器

dsPIC DSC 内核具有一个 16 位状态寄存器（SR），它的低字节（LSB）称为 SR 低字节（SRL），它的高字节（MSB）称为 SR 高字节（SRH）。有关 SR 的布局请参见图 2-1。


SRL 包含了所有的 MCU ALU 运算状态标志位（包括 Z 位），以及 CPU 中断优先级状态位 IPL<2:0> 和循环有效状态位 RA。在异常处理期间，SRL 与 PC 的 MSB 连在一起形成完整一个字，然后将该字的值压入堆栈。

状态寄存器的高字节包含 DSP 加法 / 减法状态位、DO 循环有效位（DA）以及辅助进位（DC）状态位。

2.2.3 程序计数器

程序计数器为 23 位宽；bit 0 总是为零。因此，PC 可寻址最多 4M 指令字。

图 2-1: 编程模型



2.3 除法支持

dsPIC DSC 器件支持 16/16 位有符号小数除法运算、32/16 位和 16/16 位有符号和无符号整数除法运算。所有除法运算都是单指令周期内的迭代操作。支持以下类型的除法运算：

1. DIVF —— 16/16 有符号小数除法
2. DIV.sd —— 32/16 有符号除法
3. DIV.ud —— 32/16 无符号除法
4. DIV.sw —— 16/16 有符号除法
5. DIV.uw —— 16/16 无符号除法

在一个 REPEAT 循环周期内执行除法指令。任何其他执行方式（例如一连串分散的除法指令）都无法得到正确的结果，因为指令流要取决于 RCOUNT 值。除法指令本身无法自动设置 RCOUNT 值，因此必须在 REPEAT 指令中明确且正确给出该值，如表 2-1 所示（REPEAT 将执行目标指令 { 操作数值 +1 } 次）。DIV/DIVF 指令在 REPEAT 循环中的迭代次数应当被设置为 18 次。因此，一个完整的除法运算需要 19 个指令周期。

注： 除法流是可中断的。但用户需要正确地保护现场。

表 2-1: 除法指令

指令	功能
DIVF	有符号小数除法: $Wm/Wn \rightarrow W0; Rem \rightarrow W1$
DIV.sd	有符号除法: $(Wm+1:Wm)/Wn \rightarrow W0; Rem \rightarrow W1$
DIV.sw	有符号除法: $Wm/Wn \rightarrow W0; Rem \rightarrow W1$
DIV.ud	无符号除法: $(Wm+1:Wm)/Wn \rightarrow W0; Rem \rightarrow W1$
DIV.uw	无符号除法: $Wm/Wn \rightarrow W0; Rem \rightarrow W1$

2.4 DSP 引擎

DSP 引擎由一个高速 17 位 $\times$ 17 位乘法器、桶形移位寄存器、40 位加法器 / 减法器（带有两个目标累加器以及舍入和饱和逻辑）组成。

dsPIC30F 器件具有一个可执行 DSP 或 MCU 指令的指令流。DSP 和 MCU 指令共享很多硬件资源。例如，指令集中既有 DSP 指令，也有 MCU 乘法指令，它们使用相同的硬件乘法器。

DSP 引擎能够执行固有的“累加器—累加器”操作，而无需额外数据。这些指令为 ADD、SUB 和 NEG。

通过 CPU 内核配置寄存器（CORCON）的不同位可以选择 DSP 引擎的不同功能，如下所示：


1. 小数或整数 DSP 乘法（IF）。
2. 有符号或无符号 DSP 乘法（US）。
3. 传统或收敛舍入（RND）。
4. 用于 ACCA 的自动饱和度和开 / 关（SATA）。
5. 用于 ACCB 的自动饱和度和开 / 关（SATB）。
6. 用于写数据存储器的自动饱和度和开 / 关（SATDW）。
7. 自动饱和度模式选择（ACCSAT）。

图 2-2 给出了 DSP 引擎的框图。

表 2-2: DSP 指令汇总

指令	代数运算
CLR	$A = 0$
ED	$A = (x - y)^2$
EDAC	$A = A + (x - y)^2$
MAC	$A = A + (x * y)$
MOVSAC	A 的值不发生变化
MPY	$A = x * y$
MPY.N	$A = -x * y$
MSC	$A = A - x * y$

图 2-2: DSP 引擎框图



2.4.1 乘法器

17 位 × 17 位乘法器可以进行有符号或无符号运算，并通过使用定标器使其输出翻倍，支持 1.31 小数 (Q31) 或 32 位整数结果。无符号操作数对乘法器输入值的第 17 位进行零扩展。有符号操作数对乘法器输入值的第 17 位进行符号扩展。17 位 × 17 位乘法器 / 定标器的输出一个 33 位的值，并对其进行符号扩展使其长度为 40 位。整型数据本身为一个有符号的二进制补码值，其中 MSB 被定义为符号位。一般来说，N 位二进制补码整数的范围为 -2^{N-1} 到 $2^{N-1}-1$ 。对于一个 16 位整数，该范围为 -32768 (0x8000) 到 32767 (0x7FFF)，其中包括 0。对于一个 32 位整数，该范围为 -2,147,483,648 (0x8000 0000) 到 2,147,483,645 (0x7FFF FFFF)。

如果将乘法器配置为进行小数乘法运算，则以二进制补码小数形式表示数据。其中 MSB 被定义为符号位，且暗指小数点就在符号位之后 (QX 格式)。这种带暗指小数点的 N 位二进制补码小数的范围为 -1.0 到 $(1-2^{1-N})$ 。对于 16 位小数，Q15 的数据范围为 -1.0 (0x8000) 到 0.999969482 (0x7FFF)，其中包括 0，且精确度为 3.01518×10^{-5} 。在小数模式下，16 × 16 乘法运算生成 1.31 格式的乘积，其精确度为 4.65661×10^{-10} 。

相同的乘法器也用于支持 MCU 乘法指令，包含 16 位有符号、无符号和混合符号整数的乘法。

MUL 指令可以直接使用字节或字大小的操作数。字节操作数将 16 位结果保存到 W 阵列中的指定寄存器，而字操作数将 32 位结果保存到 W 阵列中的指定寄存器。

2.4.2 数据累加器和加法器 / 减法器

数据累加器具有一个带有自动符号扩展逻辑的 40 位加法器 / 减法器。它可以选择两个累加器 (A 或 B) 之一作为它累加前的源和累加后的目标。对于 ADD 和 LAC 指令，可选择通过桶形移位器在累加之前对将被累加或装入的数据进行调整。

2.4.2.1 加法器 / 减法器、溢出和饱和

加法器 / 减法器为一个 40 位的运算器，一端可选择输入零，另外一端为数据的原码或数据的补码。当运算器用作加法器时，进位 / 借位输入端高电平有效，另一端为数据原码 (未进行求补)。当运算器用作减法器时，进位 / 借位输入端低电平有效，另一端为数据的补码。加法器 / 减法器产生溢出状态位 SA/SB 和 OA/OB，它们被锁存到状态寄存器中并由状态寄存器反映出来：

- 从 bit 39 溢出。这是一种灾难性的溢出，因为它破坏了累加器的符号位。
- 溢出到警戒位 bit 32 至 bit 39：这是一种可恢复的溢出。这些警戒位不完全相同时，该位置 1。

加法器有一个额外的饱和模块，如果选用该模块将控制累加器的数据饱和。饱和模块使用加法器的结果、上一段所述的溢出状态位以及 SAT/A/B (CORCON<7:6>) 和 ACCSAT (CORCON<4>) 模式控制位来决定何时以及在何值达到饱和。

在状态寄存器中有 6 个支持饱和及溢出的位，它们是：

1. OA:
ACCA 溢出至警戒位
2. OB:
ACCB 溢出至警戒位
3. SA:
ACCA 已饱和 (bit 31 溢出并饱和)
或
ACCA 溢出至警戒位并饱和 (bit 39 溢出并饱和)
4. SB:
ACCB 已饱和 (bit 31 溢出并饱和)
或
ACCB 溢出至警戒位并饱和 (bit 39 溢出并饱和)
5. OAB:
OA 和 OB 的逻辑或 (OR)
6. SAB:
SA 和 SB 的逻辑或 (OR)

每次数据通过加法器 / 减法器，就会修改 OA 位和 OB 位。置 1 时，它们表明最近的运算已经溢出到累加器警戒位 (bit 32 到 bit 39)。如果 OA 和 OB 位置 1 而且 INTCON1 寄存器中相应的溢出陷阱允许位 (OVATE 和 OVBTE) 也置 1 的话，还可以选择用 OA 和 OB 位产生算术警告陷阱 (见第 5.0 节)。这使用户能立即采取措施，例如更正系统增益。

每次数据通过加法器 / 减法器，就会修改 SA 和 SB 位，但它们只能由用户清零。置 1 时，它们表明累加器已经溢出其最大范围（32 位饱和是 bit 31，而 40 位饱和是 bit 39），将发生饱和（如果饱和使能的话）。如果没有使能饱和，SA 和 SB 置 1 默认为 bit 39 溢出，即表明发生灾难性溢出。如果 INTCON1 寄存器中的 COVTE 位置 1，当饱和被禁止时，将产生算术警告陷阱。

可选择将状态寄存器中的溢出和饱和状态位分别视作 OA 和 OB 的逻辑或（OAB 位）以及 SA 和 SB 的逻辑或（SAB 位）。这样，只需要检查状态寄存器中的一个位，编程人员就能够判断出某个累加器是否已溢出或饱和。对于通常需要使用两个累加器的复杂数值运算而言，这很有用。

器件支持三种饱和及溢出模式：

1. **Bit 39 溢出和饱和：**
当发生 bit 39 溢出和饱和时，饱和逻辑将最大的正数 9.31（0x7FFFFFFF）或最小的负数 -9.31 值（0x80000000）装入目标累加器。SA 或 SB 位被置 1 且保持置 1 状态，直至被用户清零。这称为“超饱和”，为错误数据或不可预期的算法问题（例如，增益计算）提供了保护机制。
2. **bit 31 溢出和饱和：**
当发生 bit 31 溢出和饱和时，饱和逻辑将最大的正数 1.31（0x007FFFFFFF）或最小的负数 -1.31（0x0080000000）装入目标累加器。SA 或 SB 位被置 1 且保持置 1 状态，直至被用户清零。当此饱和模式生效时，不使用警戒位，因此 OA、OB 或 OAB 位永远不会置 1。
3. **bit 39 灾难性溢出：**加法器的 bit 39 溢出会将 SA 或 SB 位置 1 并保持该状态直至被用户清零。不执行饱和操作，允许累加器溢出（破坏累加器的符号位）。如果 INTCON1 寄存器中的 COVTE 位置 1，则灾难性溢出可能引发陷阱异常。

2.4.2.2 累加器“回写”

MAC 类指令（MPY、MPY.N、ED 和 EDAC 除外）可以选择将累加器高位字（bit 16 至 bit 31）的舍入形式写入数据存储空间，前提是该累加器不是指令的目标。通过 X 总线将数据写入组合的 X 和 Y 地址空间。支持下列的寻址模式：

1. **W13，寄存器直接寻址：**非目标累加器的舍入内容以 1.15 小数的形式写入 W13。
2. **[W13]+2，带后递增的寄存器间接寻址：**非目标累加器的舍入内容以 1.15 小数的形式写入 W13 指向的地址。W13 的值增加 2（对于字写操作）。

2.4.2.3 舍入逻辑

舍入逻辑为一个组合的模块，在累加器写（存储）过程中可以执行传统的（有偏）或收敛的（无偏）数据舍入功能。由 CORCON 寄存器的 RND 位的状态决定舍入模式。它会产生一个 16 位的 1.15 数据值，该值被送入到数据空间写饱和逻辑。如果指令没有明确指定舍入，那么将会存储一个截取的 1.15 数据值而直接丢弃低位字（lsb）

传统舍入提取累加器 bit 15 的值，对其进行零扩展并将扩展值加到 ACCxH 字（累加器的 bit 16 至 bit 31）。如果 ACCxL 字（累加器的 bit 0 至 bit 15）的值在 0x8000 到 0xFFFF（含 0x8000）之间，ACCxH 的值增 1。如果 ACCxL 字的值在 0x0000 到 0x7FFF 之间，ACCxH 的值不变。此算法的结果是经过逐次随机舍入操作之后，获得的值比真实值略微大一些。

收敛（或无偏）舍入操作与传统舍入操作的工作方式相同，但 ACCxL 等于 0x8000 时例外。在此种情况下，检查 ACCxH 的最低位（累加器的 bit 16）。如果该位为 1，ACCxH 的值增 1。如果该位为 0，ACCxH 的值不变。假设 bit 16 本身就是一个有效随机数，那么此机制将消除任何可能累加的舍入偏差。

SAC 和 SAC.R 指令通过 X 总线将目标累加器内容的截取值（SAC）或舍入值（SAC.R）存储到数据存储单元（有关数据饱和的信息，见第 2.4.2.4 节）。请注意，对于 MAC 类指令，累加器回写操作以相同的方式工作，通过 X 总线访问组合的 MCU（X 和 Y）数据空间。对于此类指令，总是对数据进行舍入。

2.4.2.4 数据空间写饱和

除加法器 / 减法器会饱和外，写数据空间也会饱和但不影响源累加器的内容。数据空间写饱和和逻辑模块接收一个来自舍入逻辑模块的 16 位 1.15 小数值作为其输入，还接收来自源（累加器）的溢出状态以及一个 16 位舍入加数。将这些值组合在一起并用于选择适当的 1.15 小数值作为输出，以写入数据空间存储器的依据。

如果 CORCON 寄存器的 SATDW 位置 1，则检测数据（舍入和截取后的值）是否溢出并作相应调整。针对大于 0x007FFF 的输入数据，写入存储器的数据被强制为最大的 1.15 值形式的正数 0x7FFF。针对小于 0xFF8000 的输入数据，写入存储器的数据被强制为最小的 1.15 值形式的负数 0x8000。源（bit 39）的最高位（MSb）被用于确定被测试操作数的符号。

如果 CORCON 寄存器的 SATDW 位未被置 1，则在所有情况下，不对输入数据进行任何修改。

2.4.3 桶形移位寄存器

桶形移位寄存器在单个周期内可将数据逻辑或算术右移或左移最多 16 位。源操作数可为任何两个 DSP 累加器之一或 X 总线（以支持对寄存器或存储器中的数据进行多位移位）。

移位寄存器需要一个有符号二进制值来确定移位操作的方向和幅度（位的数量）。正数将操作数右移。负数将操作数左移。0 值不改变操作数。

桶形移位寄存器的宽度为 40 位，从而可获得 DSP 移位操作的 40 位结果，或 MCU 移位操作的 16 位结果。对于来自 X 总线的数据，右移时将其装入桶形移位器 bit 16 到 bit 31，左移时将其装入桶形移位寄存器的 bit 0 至 bit 15。

3.0 存储器构成

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明和通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

3.1 程序地址空间

程序地址空间为 4M 指令字。当程序空间按表 3-1 中的定义映射到数据空间时，可来自 23 位 PC、表指令有效地址 (Effective Address, EA) 或数据空间 EA 寻址。注意在访问连续的程序字时，程序空间地址应该增 2 以与数据空间寻址相一致。

所有对用户程序空间的访问都被限制在低 4M 指令字地址范围 (0x000000 至 0x7FFFFE) 内，TBLRD/TBLWT 指令除外，它们使用 TBLPAG<7> 来确定要访问的是用户空间还是配置空间。在表 3-1 (读/写指令) 中，bit 23 为 1 允许访问器件 ID、用户 ID 和配置位，否则 bit 23 始终清零。

图 3-1: dsPIC30F3010/3011 的程序空间存储器映射





表 3-1: 程序空间地址构成

访问类型	访问空间	程序空间地址				
		<23>	<22:16>	<15>	<14:1>	<0>
指令访问	用户	0	PC<22:1>			0
TBLRD/TBLWT	用户 (TBLPAG<7> = 0)	TBLPAG<7:0>			数据 EA<15:0>	
TBLRD/TBLWT	配置 (TBLPAG<7> = 1)	TBLPAG<7:0>			数据 EA<15:0>	
程序空间可视性	用户	0	PSVPAG<7:0>		数据 EA<14:0>	

图 3-2: 从程序空间访问数据的地址生成方式



3.1.1 使用表指令访问程序存储器中的数据

由于此类器件的架构对 24 位宽的程序存储器取指，因而指令始终是对齐的。由于采用的是改进的哈佛架构，因此也可在程序空间中存储数据。

可使用以下两种方法来访问程序空间：通过特殊的表指令或通过 16K 字的程序空间页重映射到数据空间的高半部分（见第 3.12 节）。TBLRDH 和 TBLWTH 指令提供不通过数据空间就能直接读或写程序空间内任一地址最低字的方法。TBLRDH 和 TBLWTH 指令是将程序空间字的高 8 位作为数据访问的惟一方法。

要访问两个连续的 24 位程序字，PC 需要增 2。表指令允许将程序存储地址单元直接映射到数据空间地址单元中。这样就可以把程序存储器看作是二个 16 位字宽的地址空间，两部分空间边界对齐并且大小相同。TBLRDH 和 TBLWTH 访问包含最低有效字的的空间，而 TBLRDH 和 TBLWTH 访问包含高字节的的空间。

图 3-2 给出了表操作和数据空间访问（PSV = 1）时 EA 的构成方式。在该图中，P<23:0> 指程序空间字，而 D<15:0> 指数据空间字。

可使用一组表指令将数据以字节为单位或以字为单位与程序空间进行交换。

1. TBLRDH: 对低地址部分执行表读操作
字: 读程序地址的低字部分;
P<15:0> 映射到 D<15:0>。
字节: 读程序地址的某个较低的字节;
当字节选择位 = 0 时, P<7:0> 映射到目标字节;
当字节选择位 = 1 时, P<15:8> 映射到目标字节。
2. TBLWTH: 对低地址部分执行表写操作（有关闪存编程的详细信息见第 6.0 节“闪存程序存储器”）。
3. TBLRDH: 对高地址部分执行表读操作
字: 读程序地址的 msb ;
P<23:16> 映射到 D<7:0> ; D<15:8> 将始终为零 (= 0)。
字节: 读程序地址的某个较高的字节;
当字节选择位 = 0 时, P<23:16> 映射到目标字节;
当字节选择位 = 1 时, 目标字节将始终为零 (= 0)。
4. TBLWTH: 对高地址部分执行表写操作（有关闪存编程的详细信息见第 6.0 节“闪存程序存储器”）。

图 3-3: 程序数据表访问 (lsw)





图 3-4: 程序数据表访问 (MSB)



3.1.2 使用程序空间可视性访问程序存储器中的数据

可选择将数据空间的高 32 KB 映射到任何 16K 字的程序空间页中。这样就提供了对存储在 X 数据空间的常量的透明访问，而无需使用特殊指令（即 TBLRDH/H 和 TBLWTL/H 指令）。

如果数据空间 EA 的最高位置 1，并且通过将内核控制寄存器（CORCON）中的 PSV 位置 1 使能程序空间可视性，则通过数据空间进行的程序空间访问就会发生。在第 2.4 节“DSP 引擎”中对 CORCON 的功能进行了讨论。

由于访问该区域内的数据需要取两次程序存储字，因而会使指令的执行时间多出一个周期。

注意，可寻址数据空间的高半部分始终位于 X 数据空间内。因此，当 DSP 操作使用程序空间映射来访问该存储区域时，Y 数据空间通常应包含 DSP 操作的状态（变量）数据，而 X 数据空间通常应包含系数（常量）数据。

虽然每个数据空间中地址大于等于 0x8000h 的部分直接映射到相应的程序存储地址单元中（见图 3-5），但只有 24 位程序字的低 16 位用于存储数据。应强制将高 8 位编程为一条无效指令以维持器件的可靠性。有关指令编码的详细信息请参见《dsPIC30F/33F 程序员参考手册》（DS70157B_CN）。

注意：每访问一个程序字，PC 就会增 2，数据空间的低 15 位直接映射到相应程序空间地址的低 15 位。其余各位由程序空间可视性页寄存器 PSVPAG<7:0> 提供，如图 3-5 所示。

注： 在表读 / 写操作时暂时禁止 PSV 访问。


对于在 REPEAT 循环外执行的使用 PSV 的指令：

- 以下指令除规定的执行时间外还需一个额外的指令周期：
 - 带数据操作数预取操作的 MAC 类指令
 - MOV 指令
 - MOV.D 指令
- 所有其他指令除规定的执行时间外还需两个额外的指令周期。

对于在 REPEAT 循环内执行的使用 PSV 的指令：

- 以下指令除规定的执行时间外还需两个额外的指令周期：
 - 在第一次迭代时执行的指令
 - 在最后一次迭代时执行的指令
 - 在由于中断而退出循环前执行的指令
 - 中断被处理后，在重新进入循环时执行的指令
- 允许在 REPEAT 循环的任何其他迭代中使用 PSV 访问数据，该操作的执行时间为一个周期。

图 3-5: 将数据空间映射到程序空间的操作



3.2 数据地址空间

内核具有两个数据空间。可将这两个数据空间视为两个独立的空间（对于某些 DSP 指令）或是一个统一的线性寻址空间（对于 MCU 指令）。使用两个地址发生单元（AGU）和相互独立的数据存取路径对这两个数据空间进行访问。

3.2.1 数据空间存储器映射

数据存储空间被分为两块分别为 X 数据空间和 Y 数据空间。该架构的要素就在于 Y 空间是 X 空间的子集, 它完全包含在 X 空间内。要提供一种明显的线性寻址空间, X 空间和 Y 空间具有连续的地址。

当执行除 MAC 类指令外的任何指令时, X 空间由 64 KB 的数据地址空间组成, 其中包含整个 Y 地址空间。当执行某条 MAC 类指令时, X 空间由 64 KB 的数据地址空间组成但不包括 Y 地址空间（只用于数据读操作）。换言之, 除 MAC 类指令外的所有其他指令均将整个数据存储视为一个组合的地址空间。MAC 类指令将 Y 地址空间从数据空间中抽取出来, 它使用 W10 和 W11 的内容构成的 EA 来寻址这一个空间。而通过使用 W8 和 W9 来寻址其余的 X 数据空间。只有使用 MAC 类指令才能同时访问 X 和 Y 这两个地址空间。

数据空间存储器映射如图 3-6 所示。

图 3-7 给出了 MCU 和 DSP 指令如何访问 X 和 Y 数据空间的摘要图。

dsPIC30F3010/3011

图 3-6: dsPIC30F3010/3011 数据空间存储器映射





图 3-7: MCU 和 DSP (MAC 类) 指令访问数据空间的示例



3.2.2 数据空间

X 数据空间可被所有指令使用且支持所有寻址模式。其读写数据总线是相互独立的。X 读数据总线是所有将数据空间视为一个组合的 X 和 Y 地址空间的指令的数据返回路径。它也是双操作数读指令（MAC 类）的 X 地址空间数据路径。X 写数据总线是所有指令对数据空间执行写操作的惟一路径。

X 数据空间还支持所有指令的模寻址，但要受到寻址模式的限制。只有写 X 数据空间的操作才支持位反转寻址模式。

MAC 类指令（CLR、ED、EDAC、MAC、MOVSAC、MPY、MPY.N 和 MSC）将 Y 数据空间与 X 数据空间配合使用以提供两条可同时读取数据的路径。不能通过 Y 总线执行任何写操作。此类指令专门指定 W10 和 W11 作为寻址 Y 数据空间的 W 寄存器指针，而指定 W8 和 W9 作为寻址 X 数据空间的 W 寄存器指针。注意，在累加器回写操作期间，数据地址空间被认为是一个组合的 X 和 Y 数据空间，因此写操作通过 X 总线发生。从而可以对整个地址空间中的任何地址单元执行写操作。

Y 数据空间只能用于与 MAC 类指令相关的数据预取操作。它也支持自动循环缓冲区的模寻址。当然，所有其他指令也会将 Y 数据地址空间视作组合的线性空间的一部分，通过 X 数据总线对其进行访问。

X 数据空间和 Y 数据空间之间的边界的定义如图 3-6 所示，它不能由用户编程。如果 EA 指向已为其分配的数据空间之外的数据或指向物理存储器之外的单元，则将返回全零的字或字节。例如，虽然所有使用任何寻址模式的非 MAC 指令都能访问 Y 地址空间，但使用 W8 或 W9（X 空间指针）作为地址指针的 MAC 指令从 Y 数据空间取数据将返回 0x0000。

表 3-2: 无效存储器访问的结果

尝试的操作	返回的数据
EA = 未实现的地址	0x0000
MAC 指令中使用 W8 或 W9 来访问 Y 数据空间	0x0000
MAC 指令中使用 W10 或 W11 来访问 X 数据空间	0x0000

所有有效地址均为 16 位宽，指向数据空间中的字节。因此，数据空间的地址范围为 64 KB 或 32K 字。

3.2.3 数据空间宽度

内核的数据宽度为 16 位。所有内部寄存器都以 16 位宽的字的形式构成。数据存储空间以可按字节寻址的 16 位宽的块构成。

3.2.4 数据对齐

为了便于与 PIC MCU 器件向后兼容以及提高数据存储空间的使用效率，dsPIC30F 指令集支持字和字节操作。数据存储器和寄存器中的数据以字对齐，但数据空间的所有 EA 都被解析成字节。数据字节读操作将读取包含此字节的整个字，再使用有效地址的最低位（LSb）决定要选择哪个字节。选定的字节被放置到 X 数据总线的 LSB 中（由于 MAC 类指令只能取字，因而不可能通过 Y 数据总线进行字节访问）。即，数据存储器和寄存器以两个并列的字节宽度的实体构成，它们共享（字）地址译码，但写操作线相互独立。数据字节写操作只写入阵列或寄存器中与字节地址匹配的那一半。

这类字节访问的结果是，所有有效地址的计算（包括由 DSP 操作生成的只限字大小数据的地址）在内部进行调整以逐次访问字对齐的存储器。例如，被内核所识别的后修改寄存器间接寻址模式 [Ws++]，字节操作结果为 Ws + 1，而字操作的结果则是 Ws + 2。

所有字访问必须与一个偶地址对齐，不支持违背上述原则的字数据取操作，所以在字节和字的混合操作或转换 8 位 MCU 代码时必须十分小心。若试图执行不与偶地址对齐的读或写操作，就会产生地址错误陷阱。如果在读操作时发生该错误，则当前指令将立即停止；如果在写操作时发生该错误，指令会继续执行，但不会真正写入。无论哪种情况，都会执行陷阱程序，以允许系统和 / 或用户在执行地址故障恢复程序前检查机器状态。

图 3-8: 数据对齐

	15	MSB	8	7	LSB	0	
0001	字节 1				字节 0		0000
0003	字节 3				字节 2		0002
0005	字节 5				字节 4		0004

装载到任何W寄存器的所有字节都只装载到LSB。MSB不被修改。

符号扩展指令（SE）用于将8位有符号数据转换为16位有符号数据。而对于16位无符号数据，用户通过在相应地址上执行零扩展（ZE）指令可以清零任一W寄存器的高字节。

虽然大多数指令都可以对字或字节数据执行操作，但应该注意有些指令（包含DSP指令）只能针对字进行操作。

3.2.5 NEAR 数据空间

在X地址存储空间的0x0000和0x1FFF之间保留了一个8KB的“near”数据空间，可通过所有存储器直接寻址指令中的13位绝对地址字段来直接寻址该空间。其余的X地址空间和所有的Y地址空间都采用间接寻址。此外，使用MOV指令可寻址整个数据空间，该指令带有16位地址字段，支持存储器直接寻址模式。

3.2.6 软件堆栈

dsPIC DSC 器件包含软件堆栈。使用W15作为堆栈指针。

堆栈指针始终指向第一个空字，并从低地址向高地址递增。出栈操作该指针预减1，压栈操作该指针预加1，如图3-9所示。注意对于任意CALL指令期间的PC压栈操作，PC的高字节部分在压栈前要经过零扩展以保证高字节始终清零。

注： 异常事件处理期间的PC压栈操作会在操作前将SRL寄存器与PC的MSB连接起来。

有一个与堆栈指针相关的堆栈指针限制寄存器（Stack Pointer Limit register, SPLIM）。复位时不会初始化SPLIM。由于所有栈操作都必须字对齐，因此复位时SPLIM<0>被强制为0，这与堆栈指针相同。使用W15作为源或目标指针生成有效地址（EA）后，生成的地址要与SPLIM中的值做比较。如果堆栈指针（W15）的内容与SPLIM寄存器的值相等，则执行压栈操作时不会产生堆栈错误陷阱。而在下一次压栈操作时产生陷阱。例如，如果希望在栈地址超过RAM中的0x2000时产生堆栈错误陷阱，则用0x1FFE初始化SPLIM。

同样，在栈指针地址小于0x0800时会产生栈指针下溢（堆栈错误）陷阱，从而防止堆栈与特殊功能寄存器（SFR）空间重叠。

对SPLIM寄存器执行写操作后，不要立即使用W15对该寄存器执行间接读操作。

图 3-9： 执行CALL指令的堆栈帧




表 3-3: 内核寄存器映射

SFR 名称	地址 (低地址)	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态	
W0	0000	W0 / WREG																0000 0000 0000 0000	
W1	0002	W1																0000 0000 0000 0000	
W2	0004	W2																0000 0000 0000 0000	
W3	0006	W3																0000 0000 0000 0000	
W4	0008	W4																0000 0000 0000 0000	
W5	000A	W5																0000 0000 0000 0000	
W6	000C	W6																0000 0000 0000 0000	
W7	000E	W7																0000 0000 0000 0000	
W8	0010	W8																0000 0000 0000 0000	
W9	0012	W9																0000 0000 0000 0000	
W10	0014	W10																0000 0000 0000 0000	
W11	0016	W11																0000 0000 0000 0000	
W12	0018	W12																0000 0000 0000 0000	
W13	001A	W13																0000 0000 0000 0000	
W14	001C	W14																0000 0000 0000 0000	
W15	001E	W15																0000 1000 0000 0000	
SPLIM	0020	SPLIM																0000 0000 0000 0000	
ACCAL	0022	ACCAL																0000 0000 0000 0000	
ACCAH	0024	ACCAH																0000 0000 0000 0000	
ACCAU	0026	符号扩展 (ACCA<39>)										ACCAU						0000 0000 0000 0000	
ACCBH	0028	ACCBH																0000 0000 0000 0000	
ACCBH	002A	ACCBH																0000 0000 0000 0000	
ACCBU	002C	符号扩展 (ACCB<39>)										ACCBU						0000 0000 0000 0000	
PCL	002E	PCL																0000 0000 0000 0000	
PCH	0030	—	—	—	—	—	—	—	—	—	PCH							0000 0000 0000 0000	
TBLPAG	0032	—	—	—	—	—	—	—	—	TBLPAG								0000 0000 0000 0000	
PSVPAG	0034	—	—	—	—	—	—	—	—	PSVPAG								0000 0000 0000 0000	
RCOUNT	0036	RCOUNT																uuuu uuuu uuuu uuuu	
DCOUNT	0038	DCOUNT																uuuu uuuu uuuu uuuu	
DOSTARTL	003A	DOSTARTL																0	uuuu uuuu uuuu uuu0
DOSTARTH	003C	—	—	—	—	—	—	—	—	—	DOSTARTH							0000 0000 0uuu uuuu	
DOENDL	003E	DOENDL																0	uuuu uuuu uuuu uuu0
DOENDH	0040	—	—	—	—	—	—	—	—	—	DOENDH							0000 0000 0uuu uuuu	
SR	0042	OA	OB	SA	SB	OAB	SAB	DA	DC	IPL2	IPL1	IPL0	RA	N	OV	Z	C	0000 0000 0000 0000	

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。并非所有外设及其相应的位都可在此器件中使用。

表 3-3: 内核寄存器映射 (续)

SFR 名称	地址 (低地址)	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
CORCON	0044	—	—	—	US	EDT	DL2	DL1	DL0	SATA	SATB	SATDW	ACCSAT	IPL3	PSV	RND	IF	0000 0000 0010 0000
MODCON	0046	XMODEN	YMODEN	—	—	BWM<3:0>				YWM<3:0>				XWM<3:0>				0000 0000 0000 0000
XMODSRT	0048	XS<15:1>															0	uuuu uuuu uuuu uuu0
XMODEND	004A	XE<15:1>															1	uuuu uuuu uuuu uuu1
YMODSRT	004C	YS<15:1>															0	uuuu uuuu uuuu uuu0
YMODEND	004E	YE<15:1>															1	uuuu uuuu uuuu uuu1
XBREV	0050	BREN	XB<14:0>															uuuu uuuu uuuu uuuu
DISICNT	0052	—	—	DISICNT<13:0>													0000 0000 0000 0000	

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。并非所有外设及其相应的位都可在此器件中使用。

注:

4.0 地址发生器单元

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

dsPIC DSC 内核包含两个独立的地址发生器单元：X AGU 和 Y AGU。Y AGU 仅支持 DSP MAC 类指令读取字大小的数据。dsPIC DSC AGU 支持三种类型的数据寻址：

- 线性寻址
- 模（循环）寻址
- 位反转寻址

线性寻址和模数据寻址模式可用于数据空间或程序空间。位反转寻址只能用于数据空间寻址。

4.1 指令寻址模式

表 4-1 中的寻址模式均为基本寻址模式，它们已经过优化，可支持各个指令的特定功能。MAC 类指令中提供的寻址模式和其他指令类型中的寻址模式略有不同。

4.1.1 文件寄存器指令

大多数文件寄存器指令使用一个 13 位地址字段（f）直接对数据存储器的前 8192 个字节（near 数据空间）的数据进行寻址。大多数文件寄存器指令使用工作寄存器 W0 作为这些指令的专用工作寄存器，用 WREG 表示。目标寄存器通常为同一个文件寄存器或 WREG（MUL 指令除外），MUL 指令将结果写入一个寄存器或一个寄存器对。MOV 指令具有更大的灵活性，且在文件寄存器操作期间，可访问整个数据空间。

4.1.2 MCU 指令

三操作数 MCU 指令的形式为：

操作数 3 = 操作数 1 < 函数 > 操作数 2

其中操作数 1 始终为工作寄存器（即，寻址模式只能是寄存器直接寻址），称为 Wb。操作数 2 可以是一个取自数据存储器的 W 寄存器，或是一个 5 位的立即数。结果可以存储在 W 寄存器中或某个地址单元中。MCU 指令支持以下寻址模式：

- 寄存器直接寻址
- 寄存器间接寻址
- 带后修改的寄存器间接寻址
- 带预修改的寄存器间接寻址
- 5 位或 10 位的立即数

注：并非所有指令都支持所有上述寻址模式。不同指令可能支持这些寻址模式中的不同模式。

表 4-1： 支持的基本寻址模式

寻址模式	说明
文件寄存器直接寻址	明确指定文件寄存器的地址。
寄存器直接寻址	直接访问寄存器中的内容。
寄存器间接寻址	由 Wn 中的内容构成 EA。
带后修改的寄存器间接寻址	由 Wn 中的内容构成 EA。Wn 后修改（递增或递减）一常数值。
带预修改的寄存器间接寻址	Wn 预修改（递增或递减）一有符号常数值后构成 EA。
带寄存器偏移量的寄存器间接寻址	Wn 和 Wb 的和构成 EA。
带立即数偏移量的寄存器间接寻址	Wn 和一个立即数的和构成 EA。

4.1.3 传送和累加器指令

传送指令和 DSP 累加器类指令与其他指令相比，可提供更大的寻址灵活性。除了大多数 MCU 指令所支持的寻址模式外，传送和累加器指令也支持带有寄存器偏移量的寄存器间接寻址模式，也称为寄存器变址寻址模式。

注： 对于 MOV 指令，在指令中为源寄存器和目标寄存器 EA 指定的寻址模式可以不同。但是，源地址和目标地址共享一个 4 位的 Wb（寄存器偏移量）字段（但通常仅由这两个地址之一使用）。

综上所述，传送和累加器指令支持以下寻址模式：

- 寄存器直接寻址
- 寄存器间接寻址
- 带后修改的寄存器间接寻址
- 带预修改的寄存器间接寻址
- 带寄存器偏移量的寄存器间接寻址（变址寻址）
- 带立即数偏移量的寄存器间接寻址
- 8 位立即数
- 16 位立即数

注： 并非所有指令都支持所有上述寻址模式。不同指令可能支持这些寻址模式中的不同模式。

4.1.4 MAC 指令

双源操作数 DSP 指令（CLR、ED、EDAC、MAC、MPY、MPY.N、MOVSAC 和 MSC）也称为 MAC 指令，它使用一组简化的寻址模式，允许用户通过寄存器间接寻址表有效地操作数据指针。

双源操作数预取寄存器必须是集合 {W8, W9, W10, W11} 中的成员。读数据时，W8 和 W9 将总是作为 X RAGU 的地址指针，而 W10 和 W11 总是作为 Y AGU 的地址指针。因此，生成的有效地址（修改前或修改后）必须是正确的地址，对于 W8 和 W9 的，有效地址应属于 X 数据空间，而对于 W10 和 W11，有效的地址应属于 Y 数据空间。

注： 带寄存器偏移量的寄存器间接寻址仅可用于 W9（在 X 空间）和 W11（在 Y 空间）。

综上所述，MAC 类指令支持以下寻址模式：

- 寄存器间接寻址
- 带后修改（修改量为 2）的寄存器间接寻址
- 带后修改（修改量为 4）的寄存器间接寻址
- 带后修改（修改量为 6）的寄存器间接寻址
- 带寄存器偏移量的寄存器间接寻址（变址寻址）

4.1.5 其他指令

除了上述各种寻址模式外，某些指令使用不同长度的立即数常量。例如，BRA（转移）指令使用 16 位有符号立即数来直接指定转移到的目标地址，而 DISI 指令使用一个 14 位的无符号立即数字段。在一些指令，如 ADD ACC，操作数的源地址或结果地址由操作码本身指定。某些操作不包含任何操作数，如 NOP。

4.2 模寻址

模寻址方法为使用硬件支持环形数据缓冲器提供了一个自动途径。其目的是让软件在执行很多 DSP 算法中常见的紧凑循环代码时不需要执行数据地址边界检查。

模寻址可在数据或程序空间中进行操作（因为这两种空间的数据指针机制基本相同）。每个 X（也提供指向程序空间的指针）和 Y 数据空间都可支持一个循环缓冲器。模寻址可选择任何 W 寄存器作为指针。但是，因为 W14 和 W15 分别用作堆栈帧指针和堆栈指针，因此不建议将它们用于模寻址。

通常，只能将任一特定的循环缓冲器配置为单向操作，这是因为根据缓冲器的方向，对缓冲器起始地址（用于递增缓冲器）或结束地址（用于递减缓冲器）存在特定的约束。

使用约束的惟一例外情况是具有 2 次幂长度的缓冲器。因为这些缓冲器满足起始和结束地址标准，因而可工作在双向模式下（即，在较低和较高地址边界上均会执行地址边界检查）。

4.2.1 起始和结束地址

模寻址机制要求指定起始地址和结束地址，并将其装入 16 位模缓冲区地址寄存器: XMODSRT、XMODEND、YMODSRT 和 YMODEND（见表 3-3）。

注： Y 空间模寻址 EA 的计算采用字大小的数据（每个 EA 的 Lsb 都被清零）。

循环缓冲区的长度未直接指定。它由相应的起始地址和结束地址的差决定。该循环缓冲区可达到的最大长度为 32K 字（64 KB）。


4.2.2 W 地址寄存器选择

模和位反转寻址控制寄存器 MODCON<15:0> 中包含使能标志位和用于指定 W 地址寄存器的 W 寄存器位域。XWM 和 YWM 位域选择要进行模寻址的寄存器。如果 XWM = 15，则禁止 X RAGU 和 X WAGU 模寻址。与之相似，如果 YWM = 15，则禁止 Y AGU 模寻址。

使用模寻址的 X 地址空间指针 W 寄存器（XWM）存储在 MODCON<3:0> 中（见表 3-3）。当 XWM 被设置为除 15 以外的任何值且 MODCON<15> 中的 XMODEN 位置 1 时，X 数据空间的模寻址被使能。

使用模寻址的 Y 地址空间指针 W 寄存器（YWM）存储在 MODCON<7:4> 中。当 YWM 设置为除 15 以外的任何值且 MODCON<14> 中的 YMODEN 位置 1 时，Y 数据空间的模寻址被使能。

图 4-1: 模寻址操作示例



4.2.3 模寻址的适用性

模寻址可应用于与任何W寄存器相关的有效地址(EA)的计算。应意识到,地址边界检查功能不仅会检查地址是否正好在地址边界上,而且会检查地址是否小于或大于上限(对于递增缓冲区)和下限(对于递减缓冲区),这是很重要的。因此,址变化可能会越过边界,但仍然可以正确调整。

注: 仅当使用预修改或后修改的寻址模式计算有效地址时,才能将模校正的有效地址写回寄存器。使用地址偏移量(例如,[W7 + W2])时,仍将执行模地址校正,但寄存器的内容保持不变。

4.3 位反转寻址

位反转寻址用于简化基2FFT算法的数据重新排序。它只能通过XAGU支的数据写操作得以支持。

修饰符可以是一个常数值或寄存器内容,其位顺序被认为是反转的。源地址和目标地址保持正常顺序。因此,惟一需要反转的操作数就是修饰符。

4.3.1 位反转寻址实现

在下列情况下,使能位反转寻址:

1. MODCON 寄存器中的BWM(W寄存器选择位域)为除15以外的任何值(使用位反转寻址无法访问堆栈),且
2. XBREV寄存器的BREN位置1且
3. 所使用的寻址模式为带预递增或后递增的寄存器间接寻址模式。

如果位反转缓冲器的长度为 $M = 2^N$ 字节,则数据缓冲器起始地址的最后“N”位必须为0。

XB<14:0>是位反转寻址修饰符,也称“中心点(pivot point)”,通常为常数。在进行FFT计算时,其值等于FFT数据缓冲器大小的一半。

注: 所有的位反转EA的计算采用字大小的数据(每个EA的Lsb都被清零)。按比例调节XB的值,以生成兼容的(字节)地址。

位反转寻址使能后,将仅用于执行预增或后增寻址的寄存器间接寻址和字大小数据写操作。它不能用于其他任何寻址模式或字节大小的数据,否则将生成正常的地址。当位反转寻址有效时,W地址指针将总是与地址修饰符(XB相加,)而与寄存器间接寻址模式相关的偏移量将被忽略。另外,因为要求字大小的数据,因此忽略EA的LSb位(总是将其清零)。

注: 模寻址和位反转寻址不应同时使能。当用户试图同时使能上述两种模式时,位反转寻址将采用XWAGU有效时的优先级,且XWAGU模寻址将被禁止。但是,XRAGU将继续使用模寻址模式。

如果通过置1BREN(XBREV<15>)位使能了位反转寻址,则在写XBREV寄存器之后不能直接跟使用已指定为位反转指针的W寄存器进行的间接读操作。

图 4-2: 位反转寻址示例




表 4-2: 位反转地址序列 (16 个条目)

正常地址					位反转地址				
A3	A2	A1	A0	十进制	A3	A2	A1	A0	十进制
0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	0	0	8
0	0	1	0	2	0	1	0	0	4
0	0	1	1	3	1	1	0	0	12
0	1	0	0	4	0	0	1	0	2
0	1	0	1	5	1	0	1	0	10
0	1	1	0	6	0	1	1	0	6
0	1	1	1	7	1	1	1	0	14
1	0	0	0	8	0	0	0	1	1
1	0	0	1	9	1	0	0	1	9
1	0	1	0	10	0	1	0	1	5
1	0	1	1	11	1	1	0	1	13
1	1	0	0	12	0	0	1	1	3
1	1	0	1	13	1	0	1	1	11
1	1	1	0	14	0	1	1	1	7
1	1	1	1	15	1	1	1	1	15

表 4-3: XBREV 寄存器的位反转地址修饰符值

缓冲大小 (字)	XB<14:0> 位反转地址修饰符值
512	0x0100
256	0x0080
128	0x0040
64	0x0020
32	0x0010
16	0x0008
8	0x0004
4	0x0002
2	0x0001

注：

5.0 中断

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明和通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

dsPIC30F3010/3011 有 29 个中断源和 4 个处理器异常（陷阱），必须根据优先级机制进行仲裁。

CPU 负责读取中断向量表（Interrupt Vector Table, IVT）并将中断向量中的地址传递给程序计数器。将中断向量从程序数据总线，经由程序计数器输入端上的 24 位多路开关传递到程序计数器。

中断向量表（IVT）和备用中断向量表（Alternate Interrupt Vector Table, AIVT）位于程序存储器（0x000004）的开头部分。图 5-1 给出了 IVT 和 AIVT。

中断控制器负责预处理中断和处理器异常，然后再将中断和异常送入处理器内核。使用中央特殊功能寄存器（SFR）允许和控制外设中断和陷阱，并设置这些中断和陷阱的优先级：

- IFS0<15:0>、IFS1<15:0> 和 IFS2<15:0>
所有中断请求标志位都在这三个寄存器中。这些标志位被各自的外设信号或外部信号置 1，并通过软件清零。
- IEC0<15:0>、IEC1<15:0> 和 IEC2<15:0>
所有中断允许控制位都在这三个寄存器中。这些控制位分别用于允许外设或外部信号的中断。
- IPC0<15:0>...IPC11<7:0>
与 41 个中断相关联的可由用户分配的优先级可集中在这 12 个寄存器中设置。
- IPL<3:0>
CPU 的当前优先级被存储在 IPL 位中。IPL<3> 位于 CORCON 寄存器中，而 IPL<2:0> 则位于处理器内核的状态寄存器（SR）。

- INTCON1<15:0> 和 INTCON2<15:0>
全局中断控制功能来源于这两个寄存器。INTCON1 寄存器包含处理器异常的控制位和状态标志位。INTCON2 寄存器控制外部中断请求信号的行为和备用中断向量表的使用。

注：当中断条件产生时，无论相关中断允许位的状态如何，中断标志位都会置 1。用户软件要确保在允许中断之前将相应的中断标志位清零。

用户可以通过 IPCx 寄存器给所有中断源分配 1 至 7 级优先级。每个中断源都与一个中断向量相关联，如表 5-1 所示。7 级和 1 级分别代表可屏蔽中断的最高优先级和最低优先级。

注：给某个中断源分配优先级 0 就相当于禁止该中断。

如果将 NSTDIS 位（INTCON1<15>）置 1，就可以禁止中断嵌套。因此在处理一个中断时，即使产生新中断的优先级高于正在处理的中断的优先级，新的中断还是不会被处理。

注：只要将 NSTDIS 位置 1 就只能读而不能写 IPL 位。

某些中断具有专用的控制位来控制边沿触发中断、电平触发中断和电平变化中断等特性。在产生中断的外设模块中控制这些特性。

DISI 指令可用于禁止对周期内优先级小于等于 6 的中断进行处理，在此期间 DISI 位（INTCON2<14>）保持置 1。

处理一个中断时，将程序存储器中与中断相对应的向量单元中的地址装载到 PC。IVT（见图 5-2）中有 63 个不同的向量。这些向量位于程序存储器中地址从 0x000004 到 0x0000FE 的单元中（见图 5-2）。这些单元中包含 24 位地址。为了保证可靠性，在正常执行期间，如果 PC 试图取位于向量单元中的任何字，就会产生地址错误陷阱。这样可以避免执行随机数据，而此随机数据是由于意外递减 PC 使其位于向量空间、意外将数据空间地址映射到向量空间，或在到达实现的程序存储空间末尾后 PC 返回 0x000000 而导致的。执行跳转到向量空间的 GOTO 指令也会产生地址错误陷阱。

dsPIC30F3010/3011

5.1 中断优先级

每个中断源的用户可分配中断优先级（IP<2:0>）位位于 IPCx 寄存器的低 3 位上。每个半字节的 bit 3 不使用，读为 0。用户通过这些位为特定的中断分配优先级。

注： 可由用户选择的优先级为 0（最低优先级）至 7（最高优先级）。

由于多个中断请求源可能被分配给一个特定的用户指定优先级，因此提供了一个在给定优先级内再次分配优先级的方法，称为“自然优先级”。

自然优先级由中断在向量表中的位置确定，并只在具有相同的用户分配优先级的多个中断同时处于等待状态时才会影响中断操作。

表 5-1 列举了与 dsPIC DSC 器件相关的中断编号、相应中断源以及向量编号。

注 1： 自然优先级机制为 0（最高优先级）至 53（最低优先级）。

2： 自然优先级的编号与 INT 相同。

用户可以为每个中断源分配 7 个优先级之一，这表示用户可以给低自然优先级的中断分配非常高的总优先级，例如，可以给 PWM 故障 A 中断分配优先级 7。还可以给 INT0（外部中断 0）分配优先级 1，从而将其的有效优先级设置的非常低。

表 5-1: 中断向量表

INT 编号	向量编号	中断源
最高自然优先级		
0	8	INT0——外部中断 0
1	9	IC1——输入捕捉 1
2	10	OC1——输出比较 1
3	11	T1——Timer 1
4	12	IC2——输入捕捉 2
5	13	OC2——输出比较 2
6	14	T2——Timer 2
7	15	T3——Timer 3
8	16	SPI1
9	17	U1RX——UART1 接收器
10	18	U1TX——UART1 发送器
11	19	ADC——ADC 转换完成
12	20	NVM——NVM 写操作完成
13	21	SI2C——I ² C™ 从动中断
14	22	MI2C——I ² C 主控中断
15	23	输入变化中断
16	24	INT1——外部中断 1
17	25	IC7——输入捕捉 7
18	26	IC8——输入捕捉 8
19	27	OC3——输出比较 3*
20	28	OC4——输出比较 4*
21	29	T4——Timer 4
22	30	T5——Timer 5
23	31	INT2——外部中断 2
24	32	U2RX——UART2 接收器
25	33	U2TX——UART2 发送器
26	34	保留
27	35	保留
28	36	保留
29	37	保留
30	38	保留
31	39	保留
32	40	保留
33	41	保留
34	42	保留
35	43	保留
36	44	保留
37	45	保留
38	46	保留
39	47	PWM——PWM 周期匹配
40	48	QE1——QE1 中断
41	49	保留
42	50	保留
43	51	FLTA——PWM 故障 A
44	52	保留
45-53	53-61	保留
最低自然优先级		

* 仅在 dsPIC30F3011 上有

5.2 复位的过程

因为复位过程不会使用中断控制器，所以复位并不是真正的异常。复位时处理器会初始化寄存器作为响应，这强制 PC 为零。然后处理器会在地址为 0x000000 的单元处开始执行程序。存储在程序存储器第一个单元中的 GOTO 指令后紧跟要跳转到的目标地址。处理器执行 GOTO 指令跳转到指定的地址，然后在指定的目标（开始）地址开始操作。

5.2.1 复位源

可导致器件复位的错误源一共有 6 个。

- 看门狗超时：
看门狗定时器超时，表示处理器不再执行正确的代码流。
- 未初始化的 W 寄存器陷阱：
试图将未初始化的 W 寄存器用作地址指针会导致复位。
- 非法指令陷阱：
试图执行任何未用的操作码会导致产生非法的指令陷阱。注意，如果在执行非法指令前由于指令流的改变而造成该指令被清除，则取该指令不会产生非法指令陷阱。
- 欠压复位（BOR）：
检测到可能导致故障的器件电源的瞬时下降。
- 陷阱锁定：
多个陷阱条件同时发生会导致复位。

5.3 陷阱

可以将陷阱视为表示软件错误或硬件错误的不可屏蔽的中断，它必须符合图 5-1 给出的预定义优先级。陷阱旨在为用户提供一种在调试和运行应用时纠正错误操作的方法。

注： 如果用户不想在出现陷阱错误条件时采取纠正措施，则必须将一个只包含 RESET 指令的默认处理程序的地址装入这些向量中。另一方面，如果调用其中一个包含无效地址的向量，则将产生地址错误陷阱。

注意，许多陷阱条件只能在发生时才能被检测到。其结果是存在问题的指令会在陷阱异常处理前被允许执行。如果用户选择从错误恢复，则必须纠正导致陷阱的错误操作的结果。

陷阱有 8 个固定的优先级：优先级 8 到优先级 15，这意味着在处理陷阱时，IPL3 始终为 1。

如果用户当前不在执行陷阱操作，并且将 IPL<3:0> 位设置为“0111”（优先级 7），那么将禁止所有中断，但仍可处理陷阱。

5.3.1 陷阱源

以下陷阱以优先级递增的顺序给出。但是，由于所有陷阱都能被嵌套，所以优先级不起什么作用。

算术错误陷阱：

在以下 4 种情况下执行算术错误陷阱：

1. 试图执行除数为零的除法运算，除法运算会在一个循环的边界处停止，且产生陷阱。
2. 允许算术错误陷阱时，当对累加器 A 或 B 执行算术运算导致累加器从 bit 31 溢出，并且没有使用累加器警戒位（Accumulator Guard bit）时，将产生算术错误陷阱。
3. 允许算术错误陷阱时，当对累加器 A 或 B 执行算术运算导致累加器从 bit 39 发生灾难性溢出，并且禁止所有把饱和时，将产生算术错误陷阱。
4. 如果在移位指令中指定的移位数量大于最大允许移位数量，会产生陷阱。

dsPIC30F3010/3011

地址错误陷阱：

当发生以下任何一种情况时就会产生陷阱：

1. 尝试访问偏离的数据字。
2. 尝试从未实现的数据存储单元中取数据。
3. 尝试访问未实现的程序存储单元中的数据。
4. 尝试从向量空间取指。

注： 在 MAC 类指令中数据空间被分为 X 和 Y 数据空间，未实现的 X 空间包含所有的 Y 空间，未实现的 Y 空间包含所有的 X 空间。

5. 执行“BRA #literal”指令或“GOTO #literal”指令，其中 literal 是一个未实现的程序存储地址。
6. 在修改 PC 使其指向未实现的程序存储地址单元后执行指令。可通过将一个值装入堆栈并执行 RETURN 指令修改 PC。

堆栈错误陷阱：

在以下情况下产生该陷阱：

1. 将一个大于写入 SPLIM 寄存器的极限值的值装入堆栈指针，极限值可由用户设置（堆栈上溢）。
2. 将一个小于 0x0800 的值装入堆栈指针（堆栈下溢）。

振荡器故障陷阱：

如果外部振荡器发生故障，工作要依赖内部备用 RC 振荡器运行就会产生该陷阱。

5.3.2 硬陷阱和软陷阱

多个陷阱可能在同一周期内出现（例如，对一个已溢出的地址单元执行偏离的字堆栈写操作）。在这种情况下，使用图 5-2 中所示的固定优先级，这种情况要求用户检查是否有其余陷阱等待处理，以彻底更正错误。


“软”陷阱包含从优先级 8 到优先级 11（含优先级 8 和 11）的异常。算术错误陷阱（优先级 11）属于该类陷阱。

“硬”陷阱包含从优先级 12 到优先级 15（含优先级 12 和 15）的异常。地址错误（优先级 12）、堆栈错误（优先级 13）和振荡器错误（优先级 14）陷阱属于该类陷阱。

必须响应每个发生的硬陷阱才能继续执行任何类型的代码。当等待、响应或处理高优先级陷阱时，如果发生一个低优先级硬陷阱，则会发生硬陷阱冲突。

在硬陷阱冲突条件下，器件会自动复位。发生复位时，TRAPR 状态位（RCON<15>）会置 1，因此可以在软件中检测该条件。

图 5-1： 陷阱向量




5.4 中断的过程

由 IFSx 寄存器在每个指令周期的开始采样所有的中断事件标志位。IFSx 寄存器中置 1 的标志位表示有待处理的中断请求 (Interrupt Request, IRQ)。如果将中断允许 (IECx) 寄存器中的相应位置 1, 则 IRQ 将导致中断产生。指令周期的剩余时间将计算所有待处理中断请求的优先级。

如果某个待处理 IRQ 的优先级高于 IPL 位指示的当前优先级, 则处理器会被中断。

然后处理器会将程序计数器的当前值和处理器状态寄存器的低字节压入堆栈, 如图 5-2 中所示。状态寄存器的低字节包含在中断周期开始前的处理器优先级。然后, 处理器将该中断的优先级装入状态寄存器。该操作禁止所有较低优先级的中断, 直到中断服务程序 (ISR) 执行完毕。

图 5-2: 中断堆栈帧



- 注 1:** 用户总是可以通过将一个新值写入 SR 来降低优先级。必须在降低处理器的中断优先级之前, 在中断服务程序中将 IFSx 寄存器中的中断标志位清零, 以避免重复响应中断。
- 2:** 处理中断时 IPL3 位 (CORCON<3>) 始终清零, 只有在执行陷阱时 IPL3 位才会置 1。

RETfie (中断返回) 指令将程序计数器和 STATUS 寄存器的值从堆栈中弹出, 并使处理器返回中断过程之前的状态。

5.5 备用向量表

在程序存储器中, 备用中断向量表 (IVT) 位于中断向量表 (AIVT) 之后, 如图 5-1 所示。由 INTCON2 寄存器中的 ALTIVT 位提供对备用向量表的访问。如果 ALTIVT 位置 1, 所有中断和异常处理将使用备用向量而不是默认的向量。备用向量的构成方式与默认向量相同。AIVT 支持仿真和调试功能, 它提供了一种不需要将中断向量再编程就可以在应用和支持环境之间切换的方法。此功能也使用户可在不同应用之间切换, 以便评估运行时各种软件算法。

如果不需要使用 AIVT, 那么分配到 AIVT 的程序存储区就可以用于其他用途。AIVT 不受保护, 用户可以自由对其进行编程。

5.6 快速现场保护

使用影子寄存器可以实现现场保护。已为 SR 中的 DC、N、OV、Z 和 C 位以及寄存器 W0 到 W3 提供了影子寄存器。影子寄存器只有一级深。只可使用 PUSH.S 和 POP.S 指令访问影子寄存器。当处理器转向中断向量处执行程序时, 可以使用 PUSH.S 指令将上述寄存器的当前值保存到各自的影子寄存器中。

如果一个具有确定优先级的 ISR 使用 PUSH.S 和 POP.S 指令进行快速现场保护, 则优先级高于它的 ISR 就不能再使用相同的指令。如果较高优先级的 ISR 要使用快速现场保护, 则用户必须在较低优先级中断期间将关键寄存器的值保存到软件中。

5.7 外部中断请求

dsPIC30F3010/3011 中断控制器支持 3 个外部中断请求信号 INT0—INT2。这些中断引脚以边沿方式触发中断, 需要从低到高或从高到低的电平跳变来产生中断请求。INTCON2 寄存器有 5 个位: INT0EP 到 INT4EP, 用来选择边沿检测电路的极性。

5.8 从休眠和空闲模式唤醒

产生中断时, 如果器件处于休眠模式或空闲模式, 则中断控制器可以将处理器从休眠模式或空闲模式唤醒。

如果中断控制器接收到一个允许的具有足够优先级的中断请求, 则该中断请求就会交给处理器。同时, 处理器将从休眠或空闲模式唤醒, 然后开始执行处理该中断请求所需的中断服务程序。

表 5-2: 中断控制器寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
INTCON1	0080	NSTDIS	—	—	—	—	OVATE	OVBTIE	COVTE	—	—	—	MATHERR	ADDRERR	STKERR	OSCFail	—	0000 0000 0000 0000
INTCON2	0082	ALTIVT	DISI	—	—	—	—	—	—	—	—	—	—	—	INT2EP	INT1EP	INT0EP	0000 0000 0000 0000
IFS0	0084	CNIF	MI2CIF	SI2CIF	NVMIF	ADIF	U1TXIF	U1RXIF	SPI1IF	T3IF	T2IF	OC2IF	IC2IF	T1IF	OC1IF	IC1IF	INT0IF	0000 0000 0000 0000
IFS1	0086	—	—	—	—	—	—	U2TXIF	U2RXIF	INT2IF	T5IF	T4IF	OC4IF	OC3IF	IC8IF	IC7IF	INT1IF	0000 0000 0000 0000
IFS2	0088	—	—	—	—	FLTAIF	—	—	QEIIIF	PWMIF	—	—	—	—	—	—	—	0000 0000 0000 0000
IEC0	008C	CNIE	MI2CIE	SI2CIE	NVMIE	ADIE	U1TXIE	U1RXIE	SPI1IE	T3IE	T2IE	OC2IE	IC2IE	T1IE	OC1IE	IC1IE	INT0IE	0000 0000 0000 0000
IEC1	008E	—	—	—	—	—	—	U2TXIE	U2RXIE	INT2IE	T5IE	T4IE	OC4IE	OC3IE	IC8IE	IC7IE	INT1IE	0000 0000 0000 0000
IEC2	0090	—	—	—	—	FLTAIE	—	—	QEIIIE	PWMIIE	—	—	—	—	—	—	—	0000 0000 0000 0000
IPC0	0094	—	T1IP<2:0>			—	OC1IP<2:0>			—	IC1IP<2:0>			—	INT0IP<2:0>			0100 0100 0100 0100
IPC1	0096	—	T3IP<2:0>			—	T2IP<2:0>			—	OC2IP<2:0>			—	IC2IP<2:0>			0100 0100 0100 0100
IPC2	0098	—	ADIP<2:0>			—	U1TXIP<2:0>			—	U1RXIP<2:0>			—	SPI1IP<2:0>			0100 0100 0100 0100
IPC3	009A	—	CNIP<2:0>			—	MI2CIP<2:0>			—	SI2CIP<2:0>			—	NVMIP<2:0>			0100 0100 0100 0100
IPC4	009C	—	OC3IP<2:0>			—	IC8IP<2:0>			—	IC7IP<2:0>			—	INT1IP<2:0>			0100 0100 0100 0100
IPC5	009E	—	INT2IP<2:0>			—	T5IP<2:0>			—	T4IP<2:0>			—	OC4IP<2:0>			0100 0100 0100 0100
IPC6	00A0	—	—	—	—	—	—	—	—	—	U2TXIP<2:0>			—	U2RXIP<2:0>			0100 0000 0100 0100
IPC7	00A2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	0000 0000 0000 0000
IPC8	00A4	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	0000 0000 0000 0000
IPC9	00A6	—	PWMIP<2:0>			—	—	—	—	—	INT4IP<2:0>			—	INT3IP<2:0>			0100 0000 0100 0100
IPC10	00A8	—	FLTAIP<2:0>			—	—	—	—	—	—	—	—	—	QEIIIP<2:0>			0100 0000 0000 0100
IPC11	00AA	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	0000 0000 0000 0000

图注: — = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

6.0 闪存程序存储器

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明和通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

dsPIC30F 系列器件包含用以执行用户代码的内部闪存程序存储器。用户可使用两种方法对该存储器编程：

1. 在线串行编程 (In-Circuit Serial Programming, ICSP™)
2. 运行时自编程 (Run-Time Self-Programming, RTSP)

6.1 在线串行编程 (ICSP)

可以在最终的应用电路中对 dsPIC30F 器件进行串行编程。只需要 5 根线即可实现这一操作，其中编程时钟线和编程数据线各一根（分别称为 PGC 和 PGD），其余 3 根分别是电源线（VDD）、接地线（VSS）和主复位线（MCLR）。这使用户可在制造电路板时使用未编程器件，而仅在产品交付前才对数字信号控制器进行编程。这还能保证将最新版本的固件或者定制固件烧写到器件中。

6.2 运行时自编程 (RTSP)

使用 TBLRD（表读）和 TBLWT（表写）指令完成 RTSP。通过 RTSP，用户可以一次擦除程序存储器中的 32 条指令（96 个字节）或一次向程序存储器写入 32 条指令（96 个字节）。


6.3 表指令操作汇总

TBLRDL 和 TBLWTL 指令用于从程序存储器的 bit <15:0> 读取数据或将数据写入程序存储器的 bit <15:0>。TBLRDL 和 TBLWTL 可以字或字节的方式访问程序存储器。

TBLRDH 和 TBLWTH 指令用于从程序存储器的 bit <23:16> 读取数据或将数据写入程序存储器的 bit <23:16>。TBLRDH 和 TBLWTH 可以字或字节的方式访问程序存储器。

使用 TBLPAG 寄存器的 bit <7:0> 和来自表指令中指定的 W 寄存器的有效地址（EA）构成 24 位程序存储器地址，如图 6-1 所示。

图 6-1：对表和 NVM 寄存器进行寻址



6.4 RTSP 操作

dsPIC30F 闪存程序存储器以（row）和板（panel）为单位构成。每行由 32 条指令或 96 个字节组成。每板由 128 行或 4K x 24 条指令组成。RTSP 允许用户一次擦除一行（32 条指令）或一次编程 32 条指令。

程序存储器的每板均包含一些写锁存器，可用来存储 32 条指令的编程数据。在实际的编程操作开始之前，写数据必须被装载到板写锁存器中。要编程到板中的数据按如下顺序写入写锁存器：指令 0、指令 1 等。被装载的地址必须始终来自一个 32 位的偶数地址边界。

RTSP 编程的基本次序是：设置表指针，然后执行一系列 TBLWT 指令来装载写锁存器。通过设置 NVMCON 寄存器中的特定位执行编程。要装载 32 条指令，需要执行 32 条 TBLWTL 指令和 4 条 TBLWTH 指令。

由于所有的表写操作都只写入表锁存器，因而它们都是单字写操作（2 个指令周期）。

写锁存器之后，需要启动编程操作来烧写数据。

在整个 VDD 范围内，在正常工作状态下闪存程序存储器都是可读可写且可擦除的。

6.5 RTSP 控制寄存器

有 4 个 SFR 用来读写闪存程序存储器，它们是：

- NVMCON
- NVMADR
- NVMADRU
- NVMKEY

6.5.1 NVMCON 寄存器

NVMCON 寄存器控制要擦除的块和要编程的存储器类型，以及编程周期的开始。

6.5.2 NVMADR 寄存器

NVMADR 寄存器用来保持有效地址的两个低字节。NVMADR 寄存器捕捉已被执行的上一个表指令的 EA<15:0>，选择要写入的行。

6.5.3 NVMADRU 寄存器

NVMADRU 寄存器用来保持有效地址的高字节。NVMADRU 寄存器捕捉已被执行的上一个表指令的 EA <23:16>。

6.5.4 NVMKEY 寄存器

NVMKEY 是一个只写寄存器，用于写保护。在启动编程或擦除操作前，用户必须连续写 0x55 和 0xAA 到 NVMKEY 寄存器。更多详细信息请参见第 6.6 节“编程操作”。

注：	用户也可直接写 NVMADR 和 NVMADRU 寄存器来执行要擦除或编程的程序存储器的地址。
-----------	---

6.6 编程操作

在 RTSP 模式下，编程或擦除内部闪存时需要执行完整的编程步骤。编程操作的持续时间通常为 2 ms，在此期间，处理器暂停（等待）直到操作完成。将 WR 位（NVMCON<15>）置 1 启动操作，操作完成时 WR 位会自动清零。

6.6.1 对闪存程序存储器编程的算法

用户可以一次擦除或编程闪存程序存储器的一行。一般步骤如下：

1. 读取闪存程序存储器的一行（32 个指令字）并将读到的内容作为数据“映像”存储到数据 RAM 中。
2. 使用所需的新数据更新数据映像。
3. 擦除闪存行。
 - a) 将 NVMCON 寄存器设置为擦除闪存程序存储器的多个字，并将 WREN 位置 1。
 - b) 将要被擦除的行的地址写入 NVMADRU/ NVMADR。
 - c) 将 55h 写入 NVMKEY。
 - d) 将 0AAh 写入 NVMKEY。
 - e) 将 WR 位置 1。这将启动擦除周期。
 - f) CPU 停止，等待擦除周期完成。
 - g) WR 位在擦除周期结束时清零。

4. 将数据 RAM “映像”中的前 32 个指令字写入闪存程序存储器写锁存器。
5. 将 32 个指令字编程到闪存程序存储器中。
 - a) 将 NVMCON 寄存器设置为将多个字编程到闪存程序存储器中，并将 WREN 位置 1。
 - b) 将 55h 写入 NVMKEY。
 - c) 将 0AAh 写入 NVMKEY。
 - d) 将 WR 位置 1。这将启动编程周期。
 - e) CPU 停止，等待编程周期完成。
 - f) 当编程周期结束时，WR 位由硬件自动清零。
6. 根据需要重复步骤 1 至步骤 5 以对所需容量的闪存程序存储区编程。

6.6.2 擦除程序存储器的一行

例 6-1 给出了可用来擦除一行（32 条指令）程序存储器的代码序列。

例 6-1: 擦除程序存储器的一行

```
; Setup NVMCON for erase operation, multi word write
; program memory selected, and writes enabled
    MOV    #0x4041,W0
    MOV    W0,NVMCON
; Init pointer to row to be ERASED
    MOV    #tblpage(PROG_ADDR),W0
    MOV    W0,NVMADRU
    MOV    #tbloffset(PROG_ADDR),W0
    MOV    W0, NVMADR
    DISI   #5
    MOV    #0x55,W0
    MOV    W0,NVMKEY
    MOV    #0xAA,W1
    MOV    W1,NVMKEY
    BSET   NVMCON,#WR
    NOP
    NOP
```

dsPIC30F3010/3011

6.6.3 装载写锁存器

例 6-2 给出了可用来装载 96 字节的写锁存器的指令序列。需要 32 条 TBLWTL 指令和 32 条 TBLWTH 指令来装载由表指针选定的写锁存器。

例 6-2: 装载写锁存器

```
; Set up a pointer to the first program memory location to be written
; program memory selected, and writes enabled
    MOV    #0x0000,W0                ;
    MOV    W0,TBLPAG                 ; Initialize PM Page Boundary SFR
    MOV    #0x6000,W0                ; An example program memory address
; Perform the TBLWT instructions to write the latches
; 0th_program_word
    MOV    #LOW_WORD_0,W2            ;
    MOV    #HIGH_BYTE_0,W3          ;
    TBLWTL W2,[W0]                   ; Write PM low word into program latch
    TBLWTH W3,[W0++]                 ; Write PM high byte into program latch
; 1st_program_word
    MOV    #LOW_WORD_1,W2            ;
    MOV    #HIGH_BYTE_1,W3          ;
    TBLWTL W2,[W0]                   ; Write PM low word into program latch
    TBLWTH W3,[W0++]                 ; Write PM high byte into program latch
; 2nd_program_word
    MOV    #LOW_WORD_2,W2            ;
    MOV    #HIGH_BYTE_2,W3          ;
    TBLWTL W2,[W0]                   ; Write PM low word into program latch
    TBLWTH W3,[W0++]                 ; Write PM high byte into program latch
    .
    .
    .
; 31st_program_word
    MOV    #LOW_WORD_31,W2           ;
    MOV    #HIGH_BYTE_31,W3          ;
    TBLWTL W2,[W0]                   ; Write PM low word into program latch
    TBLWTH W3,[W0++]                 ; Write PM high byte into program latch
```

注：在例 6-2 中，W3 中高字节的内容无效。

6.6.4 启动编程序列

作为保护措施，必须将写操作启动序列写入 NVMKEY 以允许进行任何写操作或编程操作。执行完编程命令后，用户必须等待一段时间直至编程完成。编程启动序列后应紧跟两条 NOP 指令。

例 6-3: 启动编程序列

```
DISI    #5                          ; Block all interrupts with priority <7
                                              ; for next 5 instructions

MOV     #0x55,W0                     ;
MOV     W0,NVMKEY                    ; Write the 0x55 key
MOV     #0xAA,W1                     ;
MOV     W1,NVMKEY                    ; Write the 0xAA key
BSET    NVMCON,#WR                   ; Start the erase sequence
NOP                                           ; Insert two NOPs after the erase
NOP                                           ; command is asserted
```

表 6-1: NVM 寄存器映射 ⁽¹⁾

寄存器名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	所有复位时的状态
NVMCON	0760	WR	WREN	WRERR	—	—	—	—	—	—	PROGOP<6:0>							0000 0000 0000 0000
NVMADR	0762	NVMADR<15:0>																uuuu uuuu uuuu uuuu
NVMADRU	0764	—	—	—	—	—	—	—	—	—	NVMADR<22:16:00>							0000 0000 uuuu uuuu
NVMKEY	0766	—	—	—	—	—	—	—	—	NVMKEY<7:0>							0000 0000 0000 0000	

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

注：

7.0 数据 EEPROM 存储器

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

在整个 VDD 范围内的正常工作状态下数据 EEPROM 存储器是可读写的。数据 EEPROM 存储器被直接映射到程序存储地址空间中。

用于读写闪存程序存储器的四个 SFR 也可用于访问数据 EEPROM 存储器。如第 4.0 节“地址发生器单元”中所述，这些寄存器是：

- NVMCON
- NVMADR
- NVMADRU
- NVMKEY

EEPROM 数据存储器允许读写单字和 16 个字块。当与数据存储器接口时，NVMADR 寄存器与 NVMADRU 寄存器相连，用来寻址要访问的 EEPROM 单元。TBLRD 和 TBLWTL 指令用于读写数据 EEPROM。dsPIC30F3010/3011 器件具有 1 KB（512 字）的数据 EEPROM 空间，地址范围为 0x7FFC00 至 0x7FFFFE。

在字写操作之前应先擦除相应的存储单元。完成写操作通常需要 2 ms，但实际的操作时间随电压和温度而变化。

对数据 EEPROM 执行编程或擦除操作不会停止指令流的执行。用户负责在开始执行另一次数据 EEPROM 写 / 擦除操作之前等待一段适当的时间。在编程或擦除操作进行过程中试图读取数据 EEPROM 将导致读到不定数据。

控制位 WR 启动写操作，这与写闪存程序存储器类似。使用软件不能将该位清零，而只能置 1。写操作完成后，用硬件将该位清零。不能由软件清零 WR 位的特性阻止写操作意外或过早的终止。

若将 WREN 位置 1，则允许写操作。上电时，WREN 位清零。在正常工作状态下，当写操作被 MCLR 复位或 WDT 超时复位中断时，WRERR 位置 1。在这些情况下，复位之后，用户可以检查 WRERR 位并重写该单元。地址寄存器 NVMADR 保持不变。

注：当写操作完成时，IFS0 寄存器中的中断标志位 NVMIF 置 1。它必须用软件清零。

7.1 读数据 EEPROM

TBLRD 指令读取当前程序字地址中的一个字。本示例采用 W0 作为指向数据 EEPROM 的指针。结果保存在寄存器 W4 中，如例 7-1 所示。

例 7-1: 读数据 EEPROM

```
MOV    #LOW_ADDR_WORD,W0    ; Init Pointer
MOV    #HIGH_ADDR_WORD,W1
MOV    W1,TBLPAG
TBLRD  [ W0 ], W4            ; read data EEPROM
```

7.2 擦除数据 EEPROM

7.2.1 擦除数据 EEPROM 的一块

要擦除数据 EEPROM 中的一块，NVMADRU 寄存器和 NVMADR 寄存器必须首先指向要擦除的存储块。配置 NVMCON 以擦除数据 EEPROM 中的存储块，并将 NVMCON 寄存器中的 ERASE 和 WREN 位置 1。将 WR 位置 1 启动擦除操作，如例 7-2 中所示。

例 7-2: 擦除数据 EEPROM 的一块

```
; Select data EEPROM block, ERASE, WREN bits
MOV    #0x4045,W0
MOV    W0,NVMCON                ; Initialize NVMCON SFR

; Start erase cycle by setting WR after writing key sequence
DISI   #5                      ; Block all interrupts with priority <7
                                           ; for next 5 instructions

MOV    #0x55,W0                ;
MOV    W0,NVMKEY                ; Write the 0x55 key
MOV    #0xAA,W1                ;
MOV    W1,NVMKEY                ; Write the 0xAA key
BSET   NVMCON,#WR              ; Initiate erase sequence
NOP
NOP

; Erase cycle will complete in 2mS. CPU is not stalled for the Data Erase Cycle
; User can poll WR bit, use NVMIF or Timer IRQ to determine erasure complete
```

7.2.2 擦除数据 EEPROM 的一个字

TBPPAG 寄存器和 NVMADR 寄存器必须指向一个存储块。选择擦除某一数据闪存块，并将 NVMCON 寄存器中的 ERASE 和 WREN 位置 1。将 WR 位置 1 启动擦除操作，如例 7-3 中所示。

例 7-3: 擦除数据 EEPROM 字

```
; Select data EEPROM word, ERASE, WREN bits
MOV    #0x4044,W0
MOV    W0,NVMCON

; Start erase cycle by setting WR after writing key sequence
DISI   #5                      ; Block all interrupts with priority <7
                                           ; for next 5 instructions

MOV    #0x55,W0                ;
MOV    W0,NVMKEY                ; Write the 0x55 key
MOV    #0xAA,W1                ;
MOV    W1,NVMKEY                ; Write the 0xAA key
BSET   NVMCON,#WR              ; Initiate erase sequence
NOP
NOP

; Erase cycle will complete in 2mS. CPU is not stalled for the Data Erase Cycle
; User can poll WR bit, use NVMIF or Timer IRQ to determine erasure complete
```

7.3 写入数据 EEPROM

要写 EEPROM 数据单元，必须执行以下步骤：

1. 擦除数据 EEPROM 字。
 - a) 选择对数据 EEPROM 执行字擦除操作，并将 NVMCON 寄存器中的 WREN 位置 1。
 - b) 将要擦除的字的地址写入 NVMADRU/ NVMADR。
 - c) 允许 NVM 中断（可选）。
 - d) 将 55 写入 NVMKEY。
 - e) 将 0AAh 写入 NVMKEY。
 - f) 将 WR 位置 1。这将启动擦除周期。
 - g) 查询 NVMIF 位或等待 NVMIF 中断。
 - h) WR 位在擦除周期结束时清零。
2. 将数据字写入数据 EEPROM 写锁存器。
3. 将一个数据字编程入到数据 EEPROM。
 - a) 选择对数据 EEPROM 执行字编程操作，并将 NVMCON 寄存器中的 WREN 位置 1。
 - b) 允许 NVM 写完成中断（可选）。
 - c) 将 55 写入 NVMKEY。
 - d) 将 0AAh 写入 NVMKEY。
 - e) 将 WR 位置 1。这将启动编程周期。
 - f) 查询 NVMIF 位或等待 NVM 中断。
 - g) WR 位在写周期结束时清零。

若未完全遵照上述步骤（将 0x55 写入 NVMKEY，将 0xAA 写入 NVMCON，然后将 WR 位置 1）写入每个字，则无法启动写操作。强烈建议在该代码段执行期间禁止中断。

此外，NVMCON 中的 WREN 位必须置 1 以使能写操作。该机制阻止了由于执行不期望的代码而导致的对数据 EEPROM 的意外写入。除在更新 EEPROM 时外，WREN 位将始终保持清零状态。WREN 位不能用硬件清零。

写序列开始以后，将 WREN 位清零不会影响当前的写周期。除非将 WREN 位置 1，否则无法将 WR 位置 1。必须在上一条指令中将 WREN 位置 1。无法在同一条指令中将 WR 位和 WREN 位置 1。

在写周期完成时，用硬件清零 WR 位，并将非易失性存储器写操作完成中断标志位（NVMIF）置 1。用户可以允许中断，也可以查询 NVMIF 位。NVMIF 必须用软件清零。

7.3.1 写数据 EEPROM 中的一个字

一旦用户擦除了要编程的字，就可使用表写指令写一个写锁存器，如例 7-4 所示。

例 7-4: 数据 EEPROM 字写操作

```

; Point to data memory
MOV          #LOW_ADDR_WORD,W0                ; Init pointer
MOV          #HIGH_ADDR_WORD,W1
MOV          W1,TBLPAG
MOV          #LOW(WORD),W2                    ; Get data
TBLWTL      W2,[ W0]                          ; Write data
; The NVMADR captures last table access address
; Select data EEPROM for 1 word op
MOV          #0x4004,W0
MOV          W0,NVMCON

; Operate key to allow write operation
DISI        #5                                ; Block all interrupts with priority <7
                                                ; for next 5 instructions

MOV          #0x55,W0
MOV          W0,NVMKEY                        ; Write the 0x55 key
MOV          #0xAA,W1
MOV          W1,NVMKEY                        ; Write the 0xAA key
BSET        NVMCON,#WR                       ; Initiate program sequence
NOP
NOP

; Write cycle will complete in 2mS. CPU is not stalled for the Data Write Cycle
; User can poll WR bit, use NVMIF or Timer IRQ to determine write complete

```

7.3.2 写数据 EEPROM 的块

要写数据 EEPROM 中的存储块，首先要写入所有 16 个锁存器，然后设置 NVMCON 寄存器并编程存储块。

例 7-5: 数据 EEPROM 块写操作

```
MOV      #LOW_ADDR_WORD,W0 ; Init pointer
MOV      #HIGH_ADDR_WORD,W1
MOV      W1,TBLPAG
MOV      #data1,W2          ; Get 1st data
TBLWTL   W2,[W0]++          ; write data
MOV      #data2,W2          ; Get 2nd data
TBLWTL   W2,[W0]++          ; write data
MOV      #data3,W2          ; Get 3rd data
TBLWTL   W2,[W0]++          ; write data
MOV      #data4,W2          ; Get 4th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data5,W2          ; Get 5th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data6,W2          ; Get 6th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data7,W2          ; Get 7th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data8,W2          ; Get 8th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data9,W2          ; Get 9th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data10,W2         ; Get 10th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data11,W2         ; Get 11th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data12,W2         ; Get 12th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data13,W2         ; Get 13th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data14,W2         ; Get 14th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data15,W2         ; Get 15th data
TBLWTL   W2,[W0]++          ; write data
MOV      #data16,W2         ; Get 16th data
TBLWTL   W2,[W0]++          ; write data. The NVMADR captures last table access address.
MOV      #0x400A,W0         ; Select data EEPROM for multi word op
MOV      W0,NVMCON           ; Operate Key to allow program operation
DISI     #5                  ; Block all interrupts with priority <7
                                ; for next 5 instructions

MOV      #0x55,W0
MOV      W0,NVMKEY           ; Write the 0x55 key
MOV      #0xAA,W1
MOV      W1,NVMKEY           ; Write the 0xAA key
BSET     NVMCON,#WR          ; Start write cycle
NOP
NOP
```

7.4 写校验

根据具体应用，一般要求对写入存储器的值比照原始值进行校验，这样才是好的编程习惯。当写入次数过多并接近规范极限值时，就应该采用写校验。

7.5 防止误写

在有些情况下，器件可能不希望写入数据 EEPROM 存储器。为了防止误写 EEPROM，器件内建了各种保护机制。上电时，WREN 位清零；上电延时定时器也可用来防止误写 EEPROM。

在欠压、电源毛刺或软件故障期间，写操作启动序列和 WREN 位可共同防止误写操作的发生。

8.0 I/O 端口

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明和通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

所有器件引脚（VDD、VSS、MCLR 和 OSC1/CLKI 除外）均由外设和并行 I/O 端口共用。

所有 I/O 输入端口都采用施密特触发器输入，以增强抗噪声能力。

8.1 并行 I/O（PIO）端口

当使能某外设并且该外设正有效驱动相关引脚时，将禁止此引脚的通用输出功能。可以读该 I/O 引脚，但并行端口位的输出驱动器将被禁止。若使能某外设但不由该外设驱动引脚时，则相应引脚可由端口驱动。

所有的端口引脚都有三个与端口引脚的操作直接相关的寄存器。数据方向寄存器（TRISX）决定引脚是输入引脚还是输出引脚。如果数据方向位为 1，则为输入引脚。复位以后，所有端口引脚被定义为输入引脚。可以直接读写锁存器（LATx）。读取端口（PORTx）时，读的是端口引脚的值；而写入端口引脚时，写入的是相应的锁存器（LATx）。

对特定器件无效的任何位及其相关的数据和控制寄存器均被禁止，这表明读相应的 LATx 和 TRISx 寄存器以及端口引脚将得到零。

当一个只用作输入的引脚与另一个外设或功能复用，由于没有其他与其竞争的输出源，它仍然被视作一个专用端口。INT4 引脚就是这样一个例子。

PORTX 寄存器的格式如表 8-1 所示。

TRISX 寄存器控制引脚的方向。LATX 寄存器提供要输出的数据，该寄存器可读可写。读 PORTX 寄存器读到的是输入引脚的状态，而写 PORTX 寄存器修改 LATX 寄存器的内容。

通常，与外设复用某个引脚的并行 I/O（PIO）端口对于外设是有用的。外设的输出缓冲数据和控制信号被提供给一对多路开关提供，由该多路开关选择由外设还是相关的端口使用 I/O 焊盘单元的输出数据和控制信号。图 8-2 给出了端口与其他外设及连接到外设的相关 I/O 单元（焊盘）的共用情况。表 8-1 显示了与共用端口 PORTB 到 PORTF 相关的寄存器的格式。

图 8-1: 专用端口的结构框图





图 8-2: 共用端口的结构框图



8.2 配置模拟端口引脚

ADPCFG 和 TRIS 寄存器控制 A/D 端口引脚的操作。若希望端口引脚为模拟输入引脚，则必须将相应的 TRIS 位置 1（输入）。如果将 TRIS 位清零（输出），则将转换数字输出电平（VOH 或 VOL）。

读端口寄存器时，所有配置为模拟输入通道的引脚均读为 0（低电平）。

配置为数字输入的引脚将不对模拟输入信号进行转换。对任何定义为数字输入的引脚（包括 ANx 引脚）施加模拟电平可能导致输入缓冲器的电流消耗超出规范值。

8.2.1 I/O 端口写 / 读时序

改变端口方向，或对端口执行写操作然后对同一端口执行读操作之间需要一个指令周期。通常在这段时间内执行一条 NOP 指令。

例 8-1: 端口写 / 读示例

```
MOV    0xFF00, W0    ; Configure PORTB<15:8>
                        ; as inputs
MOV    W0, TRISBB     ; and PORTB<7:0> as outputs
NOP                      ; Delay 1 cycle
btss   PORTB, #13     ; Next Instruction
```

表 8-1: dsPIC30F3010 端口寄存器映射

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
TRISB	02C6	—	—	—	—	—	—	—	TRISB8	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	0000 0001 1111 1111
PORTB	02C8	—	—	—	—	—	—	—	RB8	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	0000 0000 0000 0000
LATB	02CA	—	—	—	—	—	—	—	LATB8	LATB7	LATB6	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	0000 0000 0000 0000
TRISC	02CC	TRISC15	TRISC14	TRISC13	—	—	—	—	—	—	—	—	—	—	—	—	—	1110 0000 0000 0000
PORTC	02CE	RC15	RC14	RC13	—	—	—	—	—	—	—	—	—	—	—	—	—	0000 0000 0000 0000
LATC	02D0	LATC15	LATC14	LATC13	—	—	—	—	—	—	—	—	—	—	—	—	—	0000 0000 0000 0000
TRISD	02D2	—	—	—	—	—	—	—	—	—	—	—	—	TRISD3	TRISD2	TRISD1	TRISD0	0000 0000 0000 1111
PORTD	02D4	—	—	—	—	—	—	—	—	—	—	—	—	RD3	RD2	RD1	RD0	0000 0000 0000 0000
LATD	02D6	—	—	—	—	—	—	—	—	—	—	—	—	LATD3	LATD2	LATD1	LATD0	0000 0000 0000 0000
TRISE	02D8	—	—	—	—	—	—	—	TRISE8	—	—	TRISE5	TRISE4	TRISE3	TRISE2	TRISE1	TRISE0	0000 0001 0011 1111
PORTE	02DA	—	—	—	—	—	—	—	RE8	—	—	RE5	RE4	RE3	RE2	RE1	RE0	0000 0000 0000 0000
LATE	02DC	—	—	—	—	—	—	—	LATE8	—	—	LATE5	LATE4	LATE3	LATE2	LATE1	LATE0	0000 0000 0000 0000
TRISF	02DE	—	—	—	—	—	—	—	—	—	TRISF6	TRISF5	TRISF4	TRISF3	TRISF2	TRISF1	TRISF0	0000 0000 0111 1111
PORTF	02E0	—	—	—	—	—	—	—	—	—	RF6	RF5	RF4	RF3	RF2	RF1	RF0	0000 0000 0000 0000
LATF	02E2	—	—	—	—	—	—	—	—	—	LATF6	LATF5	LATF4	LATF3	LATF2	LATF1	LATF0	0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

表 8-2: dsPIC30F3011 端口寄存器映射

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
TRISB	02C6	—	—	—	—	—	—	—	—	—	—	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	0000 0000 0011 1111
PORTB	02C8	—	—	—	—	—	—	—	—	—	—	RB5	RB4	RB3	RB2	RB1	RB0	0000 0000 0000 0000
LATB	02CB	—	—	—	—	—	—	—	—	—	—	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	0000 0000 0000 0000
TRISC	02CC	TRISC15	TRISC14	TRISC13	—	—	—	—	—	—	—	—	—	—	—	—	—	1110 0000 0000 0000
PORTC	02CE	RC15	RC14	RC13	—	—	—	—	—	—	—	—	—	—	—	—	—	0000 0000 0000 0000
LATC	02D0	LATC15	LATC14	LATC13	—	—	—	—	—	—	—	—	—	—	—	—	—	0000 0000 0000 0000
TRISD	02D2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TRISD1	TRISD0	0000 0000 0000 0011
PORTD	02D4	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RD1	RD0	0000 0000 0000 0000
LATD	02D6	—	—	—	—	—	—	—	—	—	—	—	—	—	—	LATD1	LATD0	0000 0000 0000 0000
TRISE	02D8	—	—	—	—	—	—	—	TRISE8	—	—	TRISE5	TRISE4	TRISE3	TRISE2	TRISE1	TRISE0	0000 0001 0011 1111
PORTE	02DA	—	—	—	—	—	—	—	RE8	—	—	RE5	RE4	RE3	RE2	RE1	RE0	0000 0000 0000 0000
LATE	02DC	—	—	—	—	—	—	—	LATE8	—	—	LATE5	LATE4	LATE3	LATE2	LATE1	LATE0	0000 0000 0000 0000
TRISF	02EE	—	—	—	—	—	—	—	—	—	—	—	—	TRISF3	TRISF2	—	—	0000 0000 0000 1100
PORTF	02E0	—	—	—	—	—	—	—	—	—	—	—	—	RF3	RF2	—	—	0000 0000 0000 0000
LATF	02E2	—	—	—	—	—	—	—	—	—	—	—	—	LATF3	LATF2	—	—	0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

8.3 输入电平变化通知模块

输入电平变化通知模块赋予 dsPIC30F 器件向处理器产生中断请求的能力，以响应某些选定输入引脚上的电平变化。即便在禁止时钟时的休眠模式下，该模块也可检测到输入电平的状态变化。有 10 个外部信号（CN0 到 CN7、CN17 和 CN18）可供选择（使能）在状态变化时产生中断请求。

关于 CN 引脚的位置请参见引脚图。

表 8-3: 输入电平变化通知寄存器映射（BIT 7-0）

SFR 名称	地址	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
CNEN1	00C0	CN7IE	CN6IE	CN5IE	CN4IE	CN3IE	CN2IE	CN1IE	CN0IE	0000 0000 0000 0000
CNPU1	00C4	CN7PUE	CN6PUE	CN5PUE	CN4PUE	CN3PUE	CN2PUE	CN1PUE	CN0PUE	0000 0000 0000 0000

图注: u = 未初始化的位； — = 未实现位

注 1: 有关寄存器位域的描述，请参见《dsPIC30F 系列参考手册》（DS70046E_CN）。不是所有外设及其相应的位都可在此器件中使用。

注：

9.0 TIMER1 模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

本节描述了 16 位通用 Timer1 模块和相关的工作模式。图 9-1 所示为 16 位 Timer1 模块的简化框图。

注： Timer1 是一个“A 类”定时器。请参见本文档第 23.0 节“电气特性”中的 A 类定时器规范。

下面各节详细描述了定时器的工作模式，设置和控制寄存器，以及相应的框图。

Timer1 模块是一个 16 位定时器，可以用作实时时钟的时间计数器，或用作自由运行的时隙定时器 / 计数器。

16 位定时器有如下模式：

- 16 位定时器
- 16 位同步计数器
- 16 位异步计数器

另外，还支持下列操作特性：

- 定时器门控操作
- 可选的预分频比设置
- CPU 空闲和休眠模式下的定时器工作
- 16 位周期寄存器匹配时或在外部门控信号下降沿产生中断

通过在 16 位 SFR T1CON 中设置相应位来确定工作模式。图 9-1 所示为 16 位定时器模块的框图。

16 位定时器模式：在 16 位定时器模式下，定时器在每个指令周期递增，直到达到周期寄存器 PR1 中预装入的匹配值，然后复位到 0，并继续计数。

当 CPU 进入空闲模式时，除非 TSIDL (T1CON<13>) 位 = 0，否则定时器停止递增。如果 TSIDL = 1，定时器模块逻辑在 CPU 空闲模式结束后恢复递增过程。

16 位同步计数器模式：在 16 位同步计数器模式下，定时器在应用的外部时钟信号（与内部相位时钟同步）的上升沿递增。定时器计数达到 PR1 中预装入的匹配值，然后复位到 0，并继续计数。

当 CPU 进入空闲模式时，除非对应的 TSIDL 位 = 0，否则定时器停止递增。如果 TSIDL = 1，定时器模块逻辑在 CPU 空闲模式结束后恢复递增过程。

16 位异步计数器模式：在 16 位异步计数器模式中，定时器在应用的外部时钟信号的上升沿递增。该定时器计数达到 PR1 中预装入的匹配值，然后复位到 0，并继续计数。

当定时器被配置为异步工作模式，且 CPU 进入空闲模式时，如果 TSIDL = 1，则定时器停止递增。

--

- 将TSYNC 位 (T1CON<2>) 设置为逻辑 0, 从

周期寄存器中的值，然后复位到 0x0000。

定时器中断允许位设置为有效，则会产生中断。

9.4 定时器中断

16 位定时器具有在周期匹配时产生中断的能力。当定时器计数与周期寄存器相匹配时，将 **T1IF** 位置 1 并且如果允许还将产生中断。由软件将 **T1IF** 位清零。该定时器中断标志位 **T1IF** 位于中断控制器的 **IFS0** 控制寄存器中。

当使能了门控时间累加模式时，还会在门控信号（在累加周期的末端）的下降沿产生中断。

通过各定时器中断允许位 **T1IE** 允许中断。该定时器中断允许位位于中断控制器的 **IEC0** 控制寄存器中。

9.5 实时时钟

Timer1 工作在实时时钟（RTC）模式下时，提供了时间和事件时间戳功能。RTC 的主要工作特性有：

- 使用 32 kHz LP 振荡器工作
- 8 位预分频器
- 低功耗
- 实时时钟中断

这些工作模式通过将 **T1CON** 控制寄存器中的相应位置 1 来确定。

9.5.1 RTC 振荡器工作

当 **TON = 1**、**TCS = 1** 且 **TGATE = 0** 时，定时器在 32 kHz LP 振荡器输出信号的上升沿递增，并在达到周期寄存器中指定的值后复位为 0。

必须将 **TSYNC** 位设置为逻辑 0（异步模式）以确保正确工作。

使能 **LPOSCEN**（**OSCCON<1>**）将禁止正常的定时器和计数器模式，而使能定时器溢出唤醒事件。

当 CPU 进入休眠模式时，如果 32 kHz 外部晶振是激活的，而且控制位未发生变化，则 RTC 将继续工作。要使 RTC 在空闲模式下继续工作，**TSIDL** 位应清 0。

9.5.2 RTC 中断

当发生中断事件时，会将中断标志位 **T1IF** 置 1，并在中断允许时产生中断。由软件将 **T1IF** 位清零。各定时器中断标志位 **T1IF** 位于中断控制器的 **IFS0** 状态寄存器中。

通过各定时器中断允许位 **T1IE** 允许中断。该定时器中断允许位位于中断控制器的 **IEC0** 控制寄存器中。

图 9-2: TIMER1 LP 振荡器 RTC 的推荐元件




表 9-1: TIMER1 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
TMR1	0100	Timer 1 寄存器																uuuu uuuu uuuu uuuu
PR1	0102	周期寄存器 1																1111 1111 1111 1111
T1CON	0104	TON	—	TSIDL	—	—	—	—	—	—	TGATE	TCKPS1	TCKPS0	—	TSYNC	TCS	—	0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见 《dsPIC30F 系列参考手册》。(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

10.0 TIMER2/3 模块

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明和通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

本节描述 32 位通用定时器模块 (Timer2/3) 及其相关的工作模式。图 10-1 所示为 32 位 Timer2/3 模块的简化框图。图 10-2 和图 10-3 分别给出了将 Timer2/3 配置为两个独立的 16 位定时器 Timer2 和 Timer3 的原理图。

注： Timer2 是一个“B 类”定时器，Timer3 是一个“C 类”定时器。请参见本文档的**第 23.0 节“电气特性”**中的相应定时器类型。

Timer2/3 模块是一个可选工作模式的 32 位定时器（可配置为两个 16 位定时器）。这两个定时器可被如下其他外设模块使用：

- 输入捕捉
- 输出比较 / 简单 PWM

下面的章节提供了包括设置和控制寄存器及定时器工作模式相关框图在内的详细描述。

32 位定时器有如下模式：

- 两个独立的 16 位定时器 (Timer2 和 Timer3)，可实现所有 16 位工作模式（异步计数器模式除外）
- 单一 32 位定时器工作模式
- 单一 32 位同步计数器工作模式

此外，还支持以下工作特性：

- ADC 事件触发
- 定时器门控操作
- 可选预分频器设置
- 空闲和休眠模式下的定时器操作
- 在 32 位周期寄存器匹配时产生中断

通过在 16 位 T2CON 和 T3CON SFR 中设置相应位确定工作模式。

对于 32 位定时器 / 计数器工作模式，Timer2 和 Timer3 分别为 32 位定时器的最低有效字 (lsw) 和最高有效字 (msw)。

注： 32 位定时器工作模式忽略了 T3CON 中的控制位。只使用 T2CON 中的控制位来进行设置和控制。32 位定时器模块使用 Timer2 的时钟和门控输入信号，但产生中断时会将 Timer3 的中断标志位 (T3IF) 置 1，并且由 Timer3 的中断允许位 (T3IE) 允许该模块的中断。

16 位定时器模式：在 16 位模式中，可以将 Timer2 和 Timer3 配置为两个独立的 16 位定时器。每个定时器都可以设置为 16 位定时器模式或 16 位同步计数器模式。关于这两种工作模式的详细信息，请参见**第 9.0 节“Timer1 模块”**。

Timer2 和 Timer3 在功能上的惟一不同是 Timer2 可以提供时钟预分频器输出的同步。这对于高频率外部时钟输入很有用。

32 位定时器模式：在 32 位定时器模式中，定时器在每个指令周期递增，当其中的值与预装载到组合的 32 位周期寄存器 PR3/PR2 中的值匹配时，定时器复位到 0 并继续计数。

同步读取 Timer2/Timer3 对的 32 位时，读取最低有效字 (TMR2 寄存器) 时会使读到的值为最高有效字，并且读取值将被锁存到名为 TMR3HLD 的 16 位保持寄存器中。

同步写入 32 位时，必须首先写入保持寄存器 (TMR3HLD)。写入 TMR2 寄存器之后，TMR3HLD 的内容被传输并锁存到 32 位定时器 (TMR3) 的 MSB 中。

32 位同步计数器模式：在 32 位同步计数器模式中，定时器在与内部相位时钟同步的外部时钟信号的上升沿递增。定时器一直计数到与预装载到组合的 32 位周期寄存器 PR3/PR2 中的值匹配，然后复位为 0 并继续计数。

当定时器被配置为同步计数器工作模式，且 CPU 进入空闲模式时，除非 TSIDL (T2CON<13>) 位 = 0，否则定时器将停止递增。如果 TSIDL = 1，定时器模块逻辑将在 CPU 退出空闲模式后恢复递增。


[illegible]

图 10-2: 16 位 TIMER2 框图 (B 类定时器)





图 10-3: 16 位 TIMER3 框图 (C 类定时器)



10.1 定时器门控操作

可将 32 位定时器设置为工作在门控时间累加模式。当门控输入信号（T2CK 引脚）被拉高时，该模式允许相应的定时器在内部 TcY 控制下递增。控制位 TGATE（T2CON<6>）必须置 1 以使能该模式。在该模式下，由 Timer2 提供时钟。TGATE 的设置与 Timer3 无关。必须使能定时器（TON = 1）并将定时器时钟源设置为内部（TCS = 0）。

外部信号的下降沿终止计数操作但不复位定时器。用户必须复位定时器以从零开始计数。

10.2 ADC 事件触发信号

当 32 位定时器（TMR3/TMR2）和 32 位组合的周期寄存器（PR3/PR2）发生匹配时，Timer3 会产生一个特定的 ADC 事件触发信号。

10.3 定时器预分频器

向定时器输入的时钟（Fosc/4 或外部时钟）有 1:1、1:8、1:64 和 1:256 的预分频选项，具体数值由控制位 TCKPS<1:0>（T2CON<5:4> 和 T3CON<5:4>）选择。对于 32 位定时器工作模式，初始时钟源为 Timer2，Timer3 的预分频操作不起作用。发生以下任何事件，都会将预分频器计数器清零：

- 写入 TMR2/TMR3 寄存器
- 将任何一个 TON（T2CON<15> 或 T3CON<15>）位清零。
- 器件复位，比如 POR 和 BOR

但是，如果禁止定时器（TON = 0），因为预分频时钟暂停，Timer 2 预分频器将不会复位。

当写 T2CON/T3CON 时，TMR2/TMR3 不会被清零。

10.4 休眠模式下的定时器工作

在 CPU 休眠模式下，由于内部时钟被禁止，因而定时器不工作。

10.5 定时器中断

32 位定时器模块会在周期匹配或外部门控信号出现下降沿时产生一个中断。当 32 位定时器的计数值与相应的 32 位周期寄存器匹配，或检测到外部“门控”信号的下降沿时，T3IF 位（IFS0<7>）会置 1 并产生中断（如果允许了中断）。在该模式下，T3IF 中断标志作为中断源使用。必须在软件中将 T3IF 位清零。

通过相应的定时器中断允许位 T3IE（IEC0<7>）允许中断。

表 10-1: TIMER2/3 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
TMR2	0106	Timer2 寄存器																uuuu uuuu uuuu uuuu
TMR3HLD	0108	Timer3 保持寄存器（仅用于 32 位定时器工作）																uuuu uuuu uuuu uuuu
TMR3	010A	Timer3 寄存器																uuuu uuuu uuuu uuuu
PR2	010C	周期寄存器 2																1111 1111 1111 1111
PR3	010E	周期寄存器 3																1111 1111 1111 1111
T2CON	0110	TON	—	TSIDL	—	—	—	—	—	—	TGATE	TCKPS1	TCKPS0	T32	—	TCS	—	0000 0000 0000 0000
T3CON	0112	TON	—	TSIDL	—	—	—	—	—	—	TGATE	TCKPS1	TCKPS0	—	—	TCS	—	0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

注：

11.0 TIMER4/5 模块

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，但并不作为参考大全使用。如需了解有关 CPU、外设、寄存器说明和通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

本节描述辅助 32 位通用定时器模块 (Timer4/5) 及其相关的工作模式。图 11-1 描绘了 32 位 Timer4/5 模块的简化框图。图 11-2 和图 11-3 分别给出了将 Timer4/5 配置为两个独立的 16 位定时器 Timer4 和 Timer5 的结构图。

注: Timer4 是一个“B 类”定时器, Timer5 是一个“C 类”定时器。请参见本文档第 23.0 节“电气特性”中的相应定时器类型。

Timer4/5 模块的操作方式与 Timer2/3 模块类似。但仍存在以下一些差别：


- Timer4/5 模块不支持 ADC 事件触发功能
- 诸如输入捕捉和输出比较等其他外设模块不能使用 Timer4/5。

通过设置 16 位 T4CON 和 T5CON SFR 中的相应位来确定 Timer4/5 模块的工作模式。

对于 32 位定时器 / 计数器操作, Timer4 和 Timer5 分别为 32 位定时器的最低有效字和最高有效字。

注：对于 32 位定时器操作，忽略 T5CON 中的控制位。只使用 T4CON 中的控制位来进行设置和控制。32 位定时器模块使用 Timer4 的时钟和门控输入信号，但产生中断时会将 Timer5 的中断标志位（T5IF）置 1，并且由 Timer5 的中断允许位（T5IE）允许该模块的中断。

图 11-1: 32 位 TIMER4/5 框图



--




图 11-3: 16 位 TIMER5 框图 (C 类定时器)




表 11-1: TIMER4/5 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
TMR4	0114	Timer 4 寄存器																uuuu uuuu uuuu uuuu
TMR5HLD	0116	Timer5 保持寄存器（仅用于 32 位定时器工作）																uuuu uuuu uuuu uuuu
TMR5	0118	Timer 5 寄存器																uuuu uuuu uuuu uuuu
PR4	011A	周期寄存器 4																1111 1111 1111 1111
PR5	011C	周期寄存器 5																1111 1111 1111 1111
T4CON	011E	TON	—	TSIDL	—	—	—	—	—	—	TGATE	TCKPS1	TCKPS0	T45	—	TCS	—	0000 0000 0000 0000
T5CON	0120	TON	—	TSIDL	—	—	—	—	—	—	TGATE	TCKPS1	TCKPS0	—	—	TCS	—	0000 0000 0000 0000

图注: u = 未初始化的位； — = 未实现位

注 1: 欲知寄存器位域的描述，请参见《dsPIC30F 系列参考手册》（DS70046E_CN）中。不是所有外设及其相应的位都可在此器件中使用。

12.0 输入捕捉模块

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，不应将此视作无所不包的参考资料来使用。欲知有关 CPU、外设、寄存器说明和更多通用器件的功能，请参见《dsPIC30F 系列参考手册》(DS70046E-CN)。

本章描述输入捕捉模块及其相关工作模式。此模块提供的功能可用于需要频率（周期）和脉冲测量的应用。Figure 12-1 为输入捕捉模块的框图。输入捕捉可用于下列模式：

- 频率 / 周期 / 脉冲测量
- 额外的外部中断源


输入捕捉模块的主要工作特性有：

- 简单捕捉事件模式
- Timer2 和 Timer3 模式选择
- 发生输入捕捉事件时产生中断

通过设置 ICxCON (x = 1,2,...,N) 寄存器中的相应位选择上述工作模式。

注： dsPIC30F3010/3011 器件包含 4 个捕捉通道。这些通道被称为 IC1、IC2、IC7 和 IC8 以维持与其他 dsPIC30F 器件的软件兼容性。

图 12-1: 输入捕捉模块框图



12.1 简单捕捉事件模式

dsPIC30F 产品系列中的简单捕捉事件有：

- 在每个下降沿捕捉
- 在每个上升沿捕捉
- 在每第 4 个上升沿捕捉
- 在每第 16 个上升沿捕捉
- 在每个上升沿和下降沿捕捉

通过将 ICM<2:0> (ICxCON<2:0>) 的相应位置 1 配置简单输入捕获模式。

12.1.1 捕捉预分频器

ICM<2:0> (ICxCON<2:0>) 位可指定 4 种输入捕捉预分频器设置。只要捕捉通道一关闭，预分频计数器就会清零。此外，任何复位操作都将清零预分频计数器。

12.1.2 捕捉缓冲操作

每个捕捉通道都具有一个 4x16 字深度的相关 FIFO 缓冲区。FIFO 缓冲区具有两个表示状态的状态标志位。

- ICBNE — 输入捕捉缓冲区非空
- ICOV — 输入捕捉溢出

在第一个输入捕捉事件发生时将 ICBNE 置 1，且保留其置 1 状态直到从 FIFO 读出所有的输入捕捉事件为止。每从 FIFO 中读出一个字，剩余各字就在缓冲器内前移一个位置。

当 FIFO 为满（其中有 4 个捕捉事件）且在读取 FIFO 前发生了第 5 个捕捉事件，则产生溢出，ICOV 位将被置为逻辑 1，第 5 个捕捉事件将丢失且不被储存在 FIFO 中。从缓冲器读出全部 4 个事件之前，无法捕捉其它事件。

如果完成最后一次读取后执行 FIFO 读操作，且此时未接收到新的捕捉事件，则产生一个不确定结果。

12.1.3 TIMER2 和 TIMER3 选择模式

每个通道可选择 Timer2 或 Timer3 作为时基定时器。

通过设置 SFR 位，ICTMR (ICxCON<7>) 选择定时器。输入捕捉模块的默认定时器为 Timer3。

12.1.4 霍尔传感器模式

当将输入捕捉模块设置为在每个上升或下降边沿捕捉 (ICM<2:0> = 001) 时，输入捕捉逻辑将完成如下操作

- 在每个边沿（上升 / 下降沿）将输入捕捉标志位置 1。
- 由于每次捕捉都产生中断，忽略捕捉模式的中断设置位 ICI<1:0>

- 此模式下不产生溢出。

12.2 休眠和空闲模式下的输入捕捉操作

如果器件处于 CPU 空闲或休眠模式下，则输入捕捉事件可唤醒器件或产生中断（如果允许中断）。

如果 ICM<2:0> = 111 且中断允许位置 1，无论是否使能定时器，输入捕捉模块都将器件从 CPU 休眠或空闲模式中唤醒。如果满足中断处理条件，该唤醒将产生一个中断。唤醒功能是添加额外的外部引脚中断的一种有用的方法。

12.2.1 CPU 休眠模式时的输入捕捉

CPU 休眠模式允许输入捕捉模块继续工作，但功能减少了。在 CPU 休眠模式中，ICI<1:0> 位不可用且输入捕捉模块只能用作一个外部中断源。

如果要对处于休眠模式的器件使用输入捕捉模块，必须将捕捉模块配置为仅在上升沿 (ICM<2:0> = 111) 中断。4:1 或 16:1 的预分频比设置在此模式下不可用。

12.2.2 CPU 空闲模式下的输入捕捉

CPU 空闲模式允许输入捕捉模块实现所有的功能。在此模式下，由 ICI<1:0> 位选择的中断模式可用，由控制位 ICM<2:0> 定义的 4:1 和 16:1 的捕捉预分频比设置也可用。此模式要求所选定的定时器已使能。此外，ICSIDL 位必须设置为逻辑“0”。

如果在 CPU 空闲模式下将输入捕捉模块定义为 ICM<2:0> = 111，输入捕捉引脚仅用作外部中断引脚。

12.3 输入捕捉中断

输入捕捉通道具有基于选中的捕捉事件数量而产生中断的功能。由控制位 ICI<1:0> (ICxCON<6:5>) 设置选中事件的数量。

各通道提供一个中断标志 (ICxIF) 位。各捕捉通道中断标志位于相应的 IFSx 状态寄存器中。

通过各捕捉通道中的中断标志 (ICxIE) 使能中断。捕捉中断使能位位于相应的 IEC 控制寄存器中。

表 12-1: 输入捕捉寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
IC1BUF	0140	输入 1 捕捉寄存器																uuuu uuuu uuuu uuuu
IC1CON	0142	—	—	ICSIDL	—	—	—	—	—	ICTMR	ICI<1:0>	ICOV	ICBNE	ICM<2:0>				0000 0000 0000 0000
IC2BUF	0144	输入 2 捕捉寄存器																uuuu uuuu uuuu uuuu
IC2CON	0146	—	—	ICSIDL	—	—	—	—	—	ICTMR	ICI<1:0>	ICOV	ICBNE	ICM<2:0>				0000 0000 0000 0000
IC7BUF	0158	输入 7 捕捉寄存器																uuuu uuuu uuuu uuuu
IC7CON	015A	—	—	ICSIDL	—	—	—	—	—	ICTMR	ICI<1:0>	ICOV	ICBNE	ICM<2:0>				0000 0000 0000 0000
IC8BUF	015C	输入 8 捕捉寄存器																uuuu uuuu uuuu uuuu
IC8CON	015E	—	—	ICSIDL	—	—	—	—	—	ICTMR	ICI<1:0>	ICOV	ICBNE	ICM<2:0>				0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

13.0 输出比较模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

本节描述输出比较模块及其相关的工作模式。该模块提供的功能可用于需要以下工作模式的应用：

- 生成可变宽度输出脉冲
- 功率因素校正

图 13-1 所示为输出比较模块的框图。


输出比较模块的主要工作特性如下：

- Timer2 和 Timer3 选择模式
- 简单输出比较匹配模式
- 双向输出比较匹配模式
- 简单 PWM 模式
- 休眠和空闲模式下的输出比较
- 输出比较 /PWM 事件的中断

这些工作模式是通过设置 16 位 OCxCON SFR（其中 $x = 1, 2, 3, \dots, N$ ）中的相应位而确定的。dsPIC30F3010/3011 器件分别有 4/2 个比较通道。

图中的 OCxRS 和 OCxR 代表双向比较寄存器。在双向比较模式中，OCxR 寄存器用于第一次比较，OCxRS 寄存器用于第二次比较。

图 13-1: 输出比较模式框图



13.1 Timer2 和 Timer3 选择模式

每个输出比较通道都可在两个 16 位定时器 Timer2 和 Timer3 中选择。

定时器的选择由 OCTSEL 位 (OCxCON<3>) 控制。Timer2 是输出比较模块的默认定时器资源。

13.2 简单输出比较匹配模式

控制位 OCM<2:0> (OCxCON<2:0>) = 001、010 或 011 时, 将所选的输出比较通道配置成如下三种简单的输出比较匹配模式中的一种:

- 比较匹配时强制 I/O 引脚为低电平
- 比较匹配时强制 I/O 引脚为高电平
- 比较匹配时翻转 I/O 引脚的电平

OCxR 寄存器用于这些模式。将一个值加载到 OCxR 寄存器中, 并与选择的递增定时器的计数值相比较。比较时, 会发生其中一个比较匹配模式。如果在达到 OCxR 中的值之前计数器复位为零, 则 OCx 引脚的状态保持不变。

13.3 双向输出比较匹配模式

控制位 OCM<2:0> (OCxCON<2:0>) = 100 或 101 时, 将所选的输出比较通道配置成以下两种双向输出比较模式中的一种:

- 单输出脉冲模式
- 连续输出脉冲模式

13.3.1 单脉冲模式

用户需要执行以下步骤来将该模块配置为产生单输出脉冲 (假设定时器关闭):

- 确定指令周期时间 Tcy。
- 以 Tcy 为基础计算所需的脉宽值。
- 从定时器起始值 0x0000 计算启动脉冲的时间。
- 将脉宽启动和停止时间写入 OCxR 和 OCxRS 比较寄存器 (x 表示通道 1、2、... 或 N)。
- 设置定时器周期寄存器的值大于或等于 OCxRS 比较寄存器的值。
- 设置 OCM<2:0> = 100。
- 使能定时器, TON (TxCON<15>) = 1。

要启动另一个单脉冲, 则重新将 OCM<2:0> 设置为 100。

13.3.2 连续脉冲模式

用户需要执行以下步骤来将该模块配置为生成连续的输出脉冲流:

- 确定指令周期时间 Tcy。
- 以 Tcy 为基础计算所需脉冲值。
- 从定时器起始值 0x0000 计算启动脉冲的时间。
- 将脉宽启动和停止时间分别写入 OCxR 和 OCxRS 比较寄存器 (x 专用通道 1、2、... 或 N)。
- 设置定时器周期寄存器的值大于或等于 OCxRS 比较寄存器的值。
- 设置 OCM<2:0> = 101。
- 使能定时器, TON (TxCON<15>) = 1。

13.4 简单 PWM 模式

控制位 OCM<2:0> (OCxCON<2:0>) = 110 或 111 时, 将所选的输出比较通道配置为 PWM 工作模式。配置 PWM 工作模式时, OCxR 是主要的锁存器 (只读), OCxRS 是辅助锁存器。这就避免了在 PWM 电平转换时出现毛刺。

用户必须执行下列步骤将输出比较模块配置为 PWM 操作:

1. 通过写相应的周期寄存器设置 PWM 周期。
2. 通过写 OCxRS 寄存器设置 PWM 占空比。
3. 将输出比较模块配置为 PWM 操作。
4. 设置 TMRx 预分频值并使能定时器, TON (TxCON<15>) = 1。

13.4.1 PWM 的输入引脚故障保护

控制位 OCM<2:0> (OCxCON<2:0>) = 111 时, 所选的输出比较通道被配置为带有额外的输入故障保护功能的 PWM 工作模式。此种模式下, 如果在 OCFA/B 引脚上检测逻辑 0, 则 PWM 输出引脚就处于高阻态。OCFLT 位 (OCxCON<4>) 指示是否出现故障条件。该状态会一直持续到发生下面两个事件为止:

- 外部故障条件已清除。
- 通过写相应的控制位, 已经重新启动 PWM 模式。

13.4.2 PWM 周期

通过写PRx寄存器，指定PWM周期。可以使用公式 13-1 计算 PWM 周期。

公式 13-1: PWM 周期

$$\text{PWM 周期} = [(PRx) + 1] \cdot 4 \cdot T_{OSC} \\ (\text{TMRx 预分频值})$$


PWM 频率定义为 $1/[\text{PWM 周期}]$ 。

当选择的 TMRx 与自身的周期寄存器 PRx 相等时，在下一个递增周期会发生下列四个事件：

- 清除 TMRx。
- 将 OCx 引脚拉为高电平。
 - 例外 1: 若 PWM 占空比为 0x0000，则 OCx 引脚将保持低电平。
 - 例外 2: 如果占空比大于 PRx 中的值，则 OCx 引脚将保持高电平。
- 将 PWM 占空比从 OCxRS 锁存到 OCxR。
- 置 1 相应的定时器中断标志位。

请参见图 13-1 了解主要的 PWM 周期比较。为明了起见，该图中引用了 Timer3。

图 13-1: PWM 输出时序



13.5 CPU 休眠模式下的输出比较操作

CPU 进入休眠模式时，所有内部时钟都停止。所以，CPU 进入休眠状态时，输出比较通道将引脚驱动为在 CPU 进入休眠状态之前观察到的有效状态。

例如，当 CPU 进入休眠状态时，如果引脚为高电平，则保持高电平。同样，当 CPU 进入休眠状态时，如果引脚为低电平，则保持低电平。在这两种情况下，当器件被唤醒时，输出比较模块将恢复正常工作。

13.6 CPU 空闲模式下的输出比较操作

CPU 进入空闲模式时，输出比较模块的所有功能都可以工作。

如果 OCSIDL 位 (OCxCON<13>) 处于逻辑 0 状态并使能选择的时基 (Timer2 或 Timer3) 及选择的定时器的 TSIDL 位被设置为逻辑 0，则输出比较通道可以在 CPU 空闲模式下工作。

13.7 输出比较中断

无论选择哪种匹配模式，输出比较通道均有在比较匹配上时产生中断的能力。

对于除 PWM 模式之外的所有模式，当发生比较事件时，相应的中断标志位 (OCxIF) 被置 1，如果允许，则会产生中断。OCxIF 位位于相应的 IFS 状态寄存器中，并且必须用软件将其清零。通过相应的比较中断允许位 (OCxIE) 允许中断，该允许位位于相应的 IEC 控制寄存器中。

对于 PWM 模式，当有事件发生时，会将相应的定时器中断标志位 (T2IF 或 T3IF) 置 1，如果允许，则会产生中断。IF 位位于 IFSO 状态寄存器中，并且必须用软件将其清零。通过 IEC0 控制寄存器中的各个定时器中断允许位 (T2IE 或 T3IE) 允许中断。在 PWM 工作模式下，输出比较中断标志永远不会置 1。

表 13-1: 输出比较寄存器映射⁽¹⁾

SFR 名称	地址	bit 15	bit 14	bit 13	bit 12	bit 11	bit 10	bit 9	bit 8	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位状态
OC1RS	0180	输出比较 1 辅助寄存器																0000 0000 0000 0000
OC1R	0182	输出比较 1 主寄存器																0000 0000 0000 0000
OC1CON	0184	—	—	OCSIDL	—	—	—	—	—	—	—	—	OCFLT	OCTSEL	OCM<2:0>			0000 0000 0000 0000
OC2RS	0186	输出比较 2 辅助寄存器																0000 0000 0000 0000
OC2R	0188	输出比较 2 主寄存器																0000 0000 0000 0000
OC2CON	018A	—	—	OCSIDL	—	—	—	—	—	—	—	—	OCFLT	OCTSEL	OCM<2:0>			0000 0000 0000 0000
OC3RS*	018C	输出比较 3 辅助寄存器																0000 0000 0000 0000
OC3R*	018E	输出比较 3 主寄存器																0000 0000 0000 0000
OC3CON*	0190	—	—	OCSIDL	—	—	—	—	—	—	—	—	OCFLT	OCTSEL	OCM<2:0>			0000 0000 0000 0000
OC4RS*	0192	输出比较 4 辅助寄存器																0000 0000 0000 0000
OC4R*	0194	输出比较 4 主寄存器																0000 0000 0000 0000
OC4CON*	0196	—	—	OCSIDL	—	—	—	—	—	—	—	—	OCFLT	OCTSEL	OCM<2:0>			0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位, * = 在 dsPIC30F3010 器件中不存在

注 1: 有关寄存器位域的描述请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

14.0 正交编码器接口 (QEI) 模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。


本章描述正交编码器接口 (QEI) 模块及其相关的工作模式。QEI 模块提供了与增量式编码器的接口，可用来获取机械位置数据。

QEI 的工作特性如下：

- 三个输入通道，即两个相信号和一个索引脉冲
- 16 位向上 / 向下位置计数器
- 计数方向状态
- 位置测量 (x2 和 x4) 模式
- 输入端上的可编程数字噪声滤波器
- 备用 16 位定时器 / 计数器模式
- 正交编码器接口中断

可通过设置 QEIM<2:0> 位 (QEICON<10:8>) 来确定这些工作模式。图 14-1 给出了正交编码器接口的框图。

图 14-1: 正交编码器接口框图



14.1 正交编码器接口逻辑

典型的增量式（亦称光电式）编码器有三个输出：A 相、B 相和索引脉冲。这些信号很有用，在 ACIM 和 SR 电机的位置和速度控制应用中经常需要用到。

两个通道，A 相（QEA）和 B 相（QEB）间的关系是惟一的。如果 A 相超前 B 相，那么（电机的旋转）方向视为正向（符号为正）。如果 A 相落后 B 相，那么（电机的旋转）方向视为反向（符号为负）。

第三个通道称为索引脉冲，每转一圈产生一个脉冲，作为基准用来确定绝对位置。索引脉冲与 A 相和 B 相一致，都是低电平。

14.2 16 位向上 / 向下位置计数器模式

16 位向上 / 向下计数器对 A 相和 B 相输入信号之差产生的每个计数脉冲进行向上或向下计数。此时计数器作为积分器，其计数值与位置成比例。计数的方向由正交编码器接口逻辑产生的 UPDN 信号决定。

14.2.1 位置计数器错误检查

QEI 模块提供了位置计数器错误检查功能，并通过 CNTERR 位（QEICON<15>）指示错误状态。只有将位置计数器配置为由索引脉冲复位模式（QEIM<2:0> = 110 或 100）时，才应用错误检测功能。在这些模式中，POSCNT 寄存器的内容会与值（0xFFFF 或 MAXCNT + 1，取决于方向）做比较。如果检测到这些值，那么通过将 CNTERR 位置 1 产生一个错误条件，并产生一个 QEI 计数错误中断。通过将 CEID 位（DFLTCON<8>）置 1 禁止 QEI 计数错误中断。在检测到错误之后，位置计数器继续对编码器脉冲边沿进行计数。POSCNT 寄存器继续向上 / 向下计数，直到自然计满返回或下溢。自然计满返回或下溢事件不会产生中断。CNTERR 位是可读写的位并由用户在软件中复位。

14.2.2 位置计数器复位

位置计数器复位使能位 POSRES（QEI<2>）用于控制在检测到索引脉冲时位置计数器是否复位。仅当 QEIM<2:0> = 100 或 110 时，该位才适用。

如果 POSRES 位置 1，那么当检测到索引脉冲时位置计数器复位。如果 POSRES 位清零，那么当检测到索引脉冲时位置计数器不复位。位置计数器将继续向上或向下计数，并在计满返回或下溢情况发生时复位。

当选择 INDX 信号复位位置计数器（POSCNT）时，用户必须指定 QEA 和 QEB 输入引脚的状态。两者的状态必须匹配以满足发生复位的条件。状态由 DFLTCON<10:9> 寄存器的 IMV<1:0> 位选择。

IMV<1:0>（索引匹配值）位允许用户指定在 POSCNT 寄存器复位前的索引脉冲期间 QEA 和 QEB 输入引脚的状态。

在 4X 正交计数模式下：

IMV1 = 要求 B 相输入信号的状态与索引脉冲匹配

IMV0 = 要求 A 相输入信号的状态与索引脉冲匹配

在 2X 正交计数模式下：

IMV1 = 选择相位输入信号以与索引状态匹配（0 = A 相，1 = B 相）

IMV0 = 要求选定相位输入信号的状态与索引脉冲匹配

中断仍然在检测到索引脉冲时产生而不是位置计数器上溢 / 下溢时产生。

14.2.3 计数方向状态

正如前面的小节提到的那样，QEI 逻辑根据 A 相与 B 相之间的关系产生 UPDN 信号。内部 UPDN 信号的状态除了提供给输出引脚外，还被提供给一个 SFR 位 UPDN（QEICON<11>）（只读位）。

注： QEI 引脚与模拟输入复用。用户必须确保在 ADPCFG 寄存器中将所有与 QEI 相关的引脚设置为数字输入引脚。

14.3 位置测量模式

支持两种测量模式，分别称为 **x2** 和 **x4** 模式。这些模式由位于 SFR QEICON<10:8> 中的 QEIM<2:0> 模式选择位选择。

当控制位 QEIM<2:0> = 100 或 101 时，选择 **x2** 测量模式并且 QEI 逻辑仅观察 A 相输入来获得位置计数器的递增速率。A 相信号的每个上升沿和下降沿都会使位置计数器递增或递减。**x4** 测量模式中，还要使用 B 相信号来确定计数器的方向。

在 **x2** 测量模式中，位置计数器有两种复位方式：

1. 在检测到索引脉冲时复位位置计数器，QEIM<2:0> = 100。
2. 当计数器的值与 MAXCNT 匹配时复位位置计数器，QEIM<2:0> = 101。

当控制位 QEIM<2:0> = 110 或 111 时，选择 **x4** 测量模式并且 QEI 逻辑观察 A 相和 B 相输入信号的边沿。每个信号的每个边沿都会使位置计数器递增或递减。

在 **x4** 测量模式中，位置计数器有两种复位方式：

1. 在检测到索引脉冲时复位位置计数器，QEIM<2:0> = 110。
2. 当计数器的值与 MAXCNT 匹配时复位位置计数器，QEIM<2:0> = 111。

x4 测量模式提供分辨率更高的数据（更多位置计数）来确定电机位置。

14.4 可编程数字噪声滤波器

数字噪声滤波器部分负责滤除输入捕捉或正交信号中的噪声。施密特触发器输入和有三个时钟周期延迟的滤波器配合使用，用以滤除低电平噪声和通常在易产生噪声的应用（如电机系统应用）中出现的幅度大而短时间持续的尖脉冲噪声。

该滤波器可以确保在三个连续的时钟周期内都获得同一个稳定值之后，才允许经过滤波的输出信号发生变化。

对于 QEA、QEB 和 INDX 引脚，数字滤波器的时钟频率由 QECK<2:0> 位（DFLTCON<6:4>）设定，并由基本指令周期 Tcy 产生。

要能使 QEA、QEB 和 INDX 通道的滤波器输出，QEOUT 位必须置 1。在 POR 和 BOR 时所有通道上的滤波器网络都被禁止。

14.5 备用 16 位定时器 / 计数器

若没有将 QEI 模块配置为 QEI 模式，QEIM<2:0> = 001，那么该模块就可以被配置为一个简单的 16 位定时器 / 计数器。这一辅助定时器的设置和控制可通过 QEICON SFR 寄存器实现。该定时器的功能与 Timer1 的功能一致。QEA 引脚用作定时器时钟输入引脚。

当配置为定时器时，POSCNT 寄存器作为定时器计数寄存器，MAXCNT 寄存器作为周期寄存器。当定时器 / 周期寄存器发生匹配时，QEIF 中断标志位置 1。

通用定时器与该定时器唯一的区别就在于该定时器具有外部向上 / 向下输入选择特性。当 UPDN 引脚被置为高电平时，定时器递增。当 UPDN 引脚被置为低电平时，定时器递减。

注： 改变工作模式（即，从 QEI 改变为定时器或从定时器改变为 QEI）将不会影响定时器 / 位置计数寄存器的内容。

UPDN 控制 / 状态位（QEICON<11>）可用于选择定时器寄存器的计数方向状态。当 UPDN = 1 时，定时器将向上计数。当 UPDN = 0 时，定时器将向下计数。

此外，控制位 UPDN_SRC（QEICON<0>）决定定时器计数方向状态是基于写入 UPDN 控制 / 状态位（QEICON<11>）的逻辑状态，还是基于 QEB 引脚状态。当 UPDN_SRC = 1 时，定时器计数方向由 QEB 引脚控制。同样，当 UPDN_SRC = 0 时，定时器计数方向由 UPDN 位控制。

注： 该定时器不支持外部异步计数器工作模式。如果使用外部时钟源，时钟将自动与内部指令周期同步。

14.6 CPU 休眠模式期间 QEI 模块的工作

14.6.1 CPU 休眠模式期间的 QEI 工作

CPU 休眠模式期间 QEI 模块将停止工作。

14.6.2 CPU 休眠模式期间的定时器工作

CPU 休眠模式期间，由于内部时钟被禁止，定时器将不工作。

14.7 CPU 空闲模式期间 QEI 模块的工作

因为 QEI 模块可作为正交编码器接口或 16 位定时器使用，下列小节描述了这两种模式下该模块的工作。

14.7.1 CPU 空闲模式期间的 QEI 工作

当 CPU 进入空闲模式后，如果 QEISIDL (QEICON<13>) = 0，QEI 模块将继续工作。执行 POR 和 BOR 时该位默认为逻辑 0。要在 CPU 空闲模式期间停止 QEI 模块，QEISIDL 应该被设置为 1。

14.7.2 在 CPU 空闲模式期间的定时器工作

当 CPU 进入空闲模式后，并且将 QEI 模块配置为工作在 16 位定时器模式下，如果 QEISIDL (QEICON<13>) = 0，16 位定时器将继续工作。执行 POR 和 BOR 时该位默认为逻辑 0。要在 CPU 空闲模式期间停止定时器模块，QEISIDL 应该被设置为 1。

如果 QEISIDL 位清零，定时器将正常工作，如同未进入 CPU 空闲模式一样。

14.8 正交编码器接口中断

正交编码器接口能够在发生以下事件时产生中断：

- 16 位向上 / 向下位置计数器计满返回 / 下溢时中断
- 检测到合格的索引脉冲或者 CNTERR 位置 1
- 定时器周期匹配事件（上溢 / 下溢）
- 门控累加事件

QEI 中断标志位 QEIIF 在发生上述任一事件时置 1。QEIIF 位必须用软件清零，它位于 IFS2 状态寄存器中。

通过相应的允许位 QEIIE 允许中断。QEIIE 位位于 IEC2 控制寄存器中。

表 14-1: QEI 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
QEICON	0122	CNTERR	—	QEISIDL	INDX	UPDN	QEIM2	QEIM1	QEIM0	SWPAB	—	TQGATE	TQCKPS1	TQCKPS0	POSRES	TQCS	UPDN_SRC	0000 0000 0000 0000
DFLTCON	0124	—	—	—	—	—	IMV1	IMV0	CEID	QEOUT	QECK2	QECK1	QECK0	—	—	—	—	0000 0000 0000 0000
POSCNT	0126	位置计数器 <15:0>																0000 0000 0000 0000
MAXCNT	0128	最大计数 <15:0>																1111 1111 1111 1111
ADPCFG	02A8	—	—	—	—	—	—	—	PCFG8	PCFG7	PCFG6	PCFG5	PCFG4	PCFG3	PCFG2	PCFG1	PCFG0	0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

注：

15.0 电机控制 PWM 模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E-CN)。

电机控制 PWM 模块简化了产生多种同步脉宽调制 (Pulse Width Modulated, PWM) 输出的任务。特别是，它还能支持以下电源和电机控制应用：

- 三相交流感应电机
- 开关磁阻 (Switched Reluctance, SR) 电机
- 直流无刷 (Brushless DC, BLDC) 电机
- 不间断电源 (Uninterruptible Power Supply, UPS)

PWM 模块具有如下特性：


- 带 3 个占空比发生器的 6 个 PWM I/O 引脚
- 最高 16 位分辨率

- “随时”更改 PWM 频率
- 边沿和中心对齐的输出模式
- 单脉冲发生模式
- 在中心对齐模式中支持不对称更新中断
- 电子换相电机 (Electrically Commutated Motor, ECM) 工作中的输出改写控制
- 用于安排其他外设事件时序的“特殊事件”比较器
- 故障引脚可选择将 PWM 输出引脚驱动为已定义的状态

此模块包含 3 个占空比发生器，编号为 1 至 3。有 6 个 PWM 输出引脚，编号为 PWM1H/PWM1L 至 PWM3H/PWM3L。六个 I/O 引脚被分组为高 / 低编号对，分别用后缀 H 或 L 表示。对互补负载，低编号 PWM 引脚总是相应高编号 I/O 引脚的补充。

PWM 模块支持几种工作模式，这些模式在特定电源控制应用中很有用。

图 15-1: PWM 模块框图



15.1 PWM 时基

PWM 时基由一个带有预分频器和后分频器的 15 位定时器提供。可通过 PTMR SFR 访问时基。PTDIR (PTMR<15>) 是一个只读状态位, 表示 PWM 时基的当前计数方向。如果 PTDIR 清零, 则 PTMR 正在向上计数。如果 PTDIR 置 1, 则 PTMR 正在向下计数。可通过 PTCN SFR 配置 PWM 时基。可通过置 1/ 清零 PTCN SFR 中的 PTEN 位使能 / 禁止时基。PTEN 位由软件清零时, PTMR 位不会被清零。

由 PTPER SFR 设置 PTMR 的计数周期。用户必须将一个 15 位值写入 PTPER<14:0>。当 PTMR<14:0> 中的值与 PTPER<14:0> 中的值匹配时, 时基将复位为 0 或在下一时钟周期开始时改变计数方向。具体操作取决于时基的工作模式。

注: 如果将周期寄存器设置为 0x0000, 则定时器将停止计数, 且不会产生中断和特殊事件触发信号, 即使特殊事件值也为 0x0000。如果周期寄存器已经为 0x0000, 则模块不对其进行更新; 因此, 用户必须禁止该模块以更新周期寄存器。

可将 PWM 时基配置为四种不同工作模式:

- 独立运行模式
- 单脉冲模式
- 连续向上 / 向下计数模式
- 带双更新中断的连续向上 / 向下计数模式

这四个模式由 PTCN SFR 中的 PTMOD<1:0> 位选择。向上 / 向下计数模式支持中心对齐的 PWM 生成。单脉冲模式使 PWM 模块能支持特定电子换相电机 (ECM) 的脉冲控制。

PWM 时基产生的中断信号由 PTCN SFR 中的模式选择位 (PTMOD<1:0>) 和后分频器位 (PTOPS<3:0>) 确定。

15.1.1 独立运行模式

在独立运行模式中, PWM 时基将向上计数, 直到与时基周期寄存器 (PTPER) 中的值发生匹配。PTMR 寄存器在下一输入时钟边沿复位, 但只要 PTEN 位保持置 1, 时基仍将继续向上计数。

当 PWM 时基在独立运行模式 (PTMOD<1:0> = 00) 下时, 每当与 PTPER 寄存器发生匹配时就会产生中断事件, 且 PTMR 寄存器复位为 0。可在此定时器模式中使用后分频比选择位以降低中断事件的发生频率。

15.1.2 单脉冲模式

在单脉冲计数模式中, 如果 PTEN 位置 1, 则 PWM 时基开始向上计数。当 PTMR 寄存器中的值与 PTPER 寄存器中的值匹配时, PTMR 寄存器将在下一输入时钟边沿复位, 且 PTEN 位将由硬件清零以停止时基。

当 PWM 时基在单脉冲模式 (PTMOD<1:0> = 01) 中时, 每当与 PTPER 寄存器发生匹配时就会产生中断事件, 且 PTMR 寄存器在下一输入时钟边沿复位为 0, PTEN 位也被清零。后分频器选择位在此定时器模式中不起作用。

15.1.3 连续向上 / 向下计数模式

在连续向上 / 向下计数模式中, PWM 时基将向上计数直到与 PTPER 寄存器中的值发生匹配。定时器将在下一输入时钟边沿开始向下计数。PTCN SFR 中的 PTDIR 位是一个只读位, 表示计数方向。定时器向下计数时 PTDIR 位置 1。

在向上 / 向下计数模式 (PTMOD<1:0> = 10) 中, 每当 PTMR 寄存器中的值变为零时产生中断事件, 且 PWM 时基开始向上计数。可在此定时器模式中使用后分频器选择位以降低中断事件的发生频率。

15.1.4 双更新模式

在双更新模式（PTMOD<1:0> = 11）中，每当 PTMR 寄存器等于零或发生周期匹配时产生中断事件。后分频器选择位在此定时器模式中不起作用。

双更新模式为用户提供了两个附加功能。首先，由于 PWM 占空比每周期可更新两次，所以控制循环带宽加倍。其次，可产生不对称中心对齐 PWM 波形，它在特定电机控制应用中可最大程度地降低输出波形失真。

注： 将周期寄存器编程为 0x0001 可产生连续的中断脉冲，因此必须避免这一情况发生。

15.1.5 PWM 时基预分频器

PTMR（Fosc/4）的输入时钟的预分频器选项有 1:1、1:4、1:16 和 1:64，由 PTCON SFR 寄存器中的控制位 PTCKPS<1:0> 选择。当发生以下任何一种情况时，预分频器计数器清零：

- 写 PTMR 寄存器
- 写 PTCON 寄存器
- 任何器件复位

写 PTCON 时，PTMR 寄存器不会清零。

15.1.6 PWM 时基后分频器

通过一个 4 位后分频器（分频比为 1:1 至 1:16）可对 PTMR 的匹配输出进行任意后分频。

当发生以下任何一种情况时，后分频器计数器清零：

- 写 PTMR 寄存器
- 写 PTCON 寄存器
- 任何器件复位

写 PTCON 时，PTMR 寄存器不会清零。

15.2 PWM 周期

PTPER 是一个 15 位寄存器，用于设置 PWM 时基的计数周期。PTPER 为双缓冲寄存器。在以下情况下，将 PTPER 缓冲器的内容装入 PTPER 寄存器：

- 独立运行和单脉冲模式：与 PTPER 寄存器发生匹配后，PTMR 寄存器复位到零时。
- 向上 / 向下计数模式：当 PTMR 寄存器为零时。

禁止 PWM 时基（PTEN = 0）时，PTPER 缓冲器中的值会自动装入 PTPER 寄存器。

可使用公式 15-1 计算 PWM 周期：

公式 15-1: PWM 周期（独立运行模式）

$$T_{PWM} = \frac{T_{CY} \cdot (PTPER + 1)}{(PTMR \text{ 预分频比})}$$

如果 PWM 时基被配置为向上 / 向下计数模式其中之一时，PWM 周期由公式 15-2 给出。

公式 15-2: PWM 周期（向上 / 向下计数模式）

$$T_{PWM} = \frac{2 \cdot T_{CY} \cdot (PTPER + 1)}{(PTMR \text{ 预分频比})}$$

给定器件振荡器的最大分辨率（以位为单位）和 PWM 频率可用公式 15-3 确定：

公式 15-3: PWM 分辨率


$$\text{分辨率} = \frac{\log(2 \cdot T_{PWM} / T_{CY})}{\log(2)}$$

15.3 边沿对齐的 PWM

当 PWM 时基在独立运行模式或单脉冲模式中时，边沿对齐 PWM 信号由此模块产生。对于边沿对齐 PWM 输出，输出周期由 PTPER 的值指定，输出占空比由相应的占空比寄存器指定（参见图 15-2）。在周期开始时（PTMR = 0），PWM 输出被驱动为有效，而当占空比寄存器中的值与 PTMR 匹配时，它被驱动为无效。

如果特定占空比寄存器中的值为 0，则相应 PWM 引脚上的输出在整个 PWM 周期中都将为无效。此外，如果占空比寄存器中的值大于 PTPER 寄存器中的值，PWM 引脚上的输出将在整个 PWM 周期中有效。

图 15-2: 边沿对齐的 PWM




15.4 中心对齐的 PWM

当 PWM 时基配置为向上 / 向下计数模式时，由模块产生中心对齐 PWM 信号（参见 e 图 15-3）。

当占空比寄存器的值与 PTMR 的值相匹配并且 PWM 时基正在向下计数（PTDIR = 1）时，PWM 比较输出驱动为有效状态。当 PWM 时基正在向上计数（PTDIR = 0）且 PTMR 寄存器中的值与占空比值匹配时，PWM 比较输出驱动为无效状态。

如果特定占空比寄存器中的值为 0，则相应 PWM 引脚上的输出在整个 PWM 周期中都将为无效。此外，如果占空比寄存器中的值等于 PTPER 寄存器中的值，则 PWM 引脚上的输出在整个 PWM 周期都有效。

图 15-3: 中心对齐的 PWM



15.5 PWM 占空比较单元

有 3 个 16 位特殊功能寄存器（PDC1、PDC2 和 PDC3）用于指定 PWM 模块的占空比值。

每个占空比寄存器中的值确定 PWM 输出保持在有效状态的时间。该占空比寄存器为 16 位宽。占空比寄存器的 LS 位确定 PWM 边沿是否在开始时发生。因此，PWM 分辨率有效地提高了一倍。

15.5.1 占空比寄存器缓冲

3 个 PWM 占空比寄存器是双缓冲的，能使 PWM 输出进行无毛刺更新。每个占空比都有一个可由用户访问的占空比寄存器和一个保存当前 PWM 周期中使用的实际比较值的占空比寄存器。

在边沿对齐 PWM 输出模式中，只要发生与 PTPER 寄存器的匹配和 PTMR 复位，就会更新一个新的占空比值。当 PWM 时基被禁止（PTEN = 0）且 PWMCON2 寄存器中的 UDIS 位被清零时，占空比缓冲器中的内容将自动装入占空比寄存器。

如果 PWM 时基在向上 / 向下计数模式中时，当 PTMR 寄存器值为零且 PWM 时基开始向上计数时，将更新新占空比值。当禁止 PWM 时基（PTEN = 0）时，占空比缓冲器的内容会自动装入占空比寄存器。

当PWM时基在带有双更新的向上/向下计数模式中时，如果PTMR寄存器的值为零且PTMR寄存器的值与PTPER寄存器中的值匹配时，将更新新占空比值。当禁止PWM时基（PTEN = 0）时，占空比缓冲器的内容会自动装入占空比寄存器。

15.6 互补 PWM 工作

在互补工作模式中，通过互补的PWM信号获得各对PWM输出。在器件切换的过程中，当两个引脚的在较短时间内均无效时，可选择插入一段死区时间（参见第15.7节）。

在补充模式中，占空比输出单元按如下方式分配给PWM输出：

- PDC1 寄存器控制 PWM1H/PWM1L 输出
- PDC2 寄存器控制 PWM2H/PWM2L 输出
- PDC3 寄存器控制 PWM3H/PWM3L 输出

各PWM I/O 引脚对可通过清零PWMCON1 SFR中相应的PMODx位选择互补模式。器件复位时，PWM I/O 引脚默认设置为互补模式。

15.7 死区时间发生器

当任一PWM I/O 引脚对工作在互补输出模式时，可提供死区时间生成。PWM输出使用推挽式驱动电路。因为电源输出器件不可能瞬时完成切换，所以必须在关闭互补对中的一个PWM输出和开启其他晶体管之间提供一定时间。

PWM模块使用户可编程两个不同的死区时间。可用下述两种方法之一使用这两个死区时间，以提高用户灵活性：

- 可对PWM输出信号进行优化使互补晶体管的高边和低边晶体管的关闭时间不同。在互补对的低边晶体管的关断事件和高边晶体管的导通事件之间插入第一个死区时间。在高边晶体管的关断事件和低边晶体管的导通事件之间插入第二个死区时间。
- 两个死区时间可分配给单个PWM I/O 引脚对。此工作模式使PWM模块可用每对互补PWM I/O 引脚驱动不同的晶体管/负载组合。

15.7.1 死区时间发生器

PWM模块的每个互补输出对都有一个6位的向下计数器，用于插入死区时间。如图15-4所示，每个死区时间单元都有与占空比较输出相连的上升沿和下降沿检测器。

15.7.2 死区时间范围

通过指定输入时钟预分频器值和6位无符号值，可选择由死区时间单元提供的死区时间。

死区时间单元提供了4个输入时钟预分频器选项，以根据器件工作频率选择合适的死区时间范围。通过使用DTCON1 SFR中的控制位DTAPS<1:0>选择死区时间时钟预分频器值。可选择4个时钟预分频器选项（Tcy、2Tcy、4Tcy和8Tcy）之一。


选择预分频比后，可以通过将6位无符号值装入DTCON1 SFR来调整死区时间。

发生以下事件时，死区时间单元预分频器清零：

- 占空比较边沿事件导致加载向下计数定时器时。
- 写DTCON1寄存器时。
- 发生任何器件复位时。

注：	PWM模块工作时（PTEN = 1），用户不应修改DTCON1值。否则，可能会产生意外结果。
-----------	--

图 15-4: 死区时序图



15.8 独立 PWM 输出

驱动特定类型负载时需要使用独立 PWM 输出。当 PWMCON1 寄存器中相应的 PMOD 位置 1 时，特定的 PWM 配对输出处于独立输出模式。当模块在独立模式下工作时，相邻的 PWM I/O 引脚间实现无死区时间控制，使这两个 I/O 引脚可同时有效。

在独立模式下，一个 PWM 输出对的两个 PWM I/O 引脚均与各占空比发生器相连。通过使用相关的占空比寄存器和 OVDCON 寄存器中的相应位，用户可为工作在独立模式下的各 PWM I/O 引脚选择以下信号输出选项：

- I/O 引脚输出 PWM 信号
- I/O 引脚无效
- I/O 引脚有效

15.9 单脉冲 PWM 工作

当 PTCON 控制位 PTMOD<1:0> = 10 时，PWM 模块产生单脉冲输出。在单脉冲模式下，只能产生边沿对齐输出。在单脉冲模式下，当 PTEN 位置 1 时，PWM I/O 引脚被驱动为有效状态。当与占空比寄存器匹配时，PWM I/O 引脚被驱动为无效状态。当与 PTPER 寄存器匹配时，PTMR 寄存器被清零、所有的有效 PWM I/O 引脚都被驱动为无效状态、PTEN 位被清零并且会产生中断。

15.10 PWM 输出改写

PWM 输出改写位使用户可将 PWM I/O 引脚手动驱动为指定的逻辑状态，而不受占空比比较单元的影响。

所有与 PWM 输出改写功能相关的控制位都在 OVDCON 寄存器中。OVDCON 寄存器的高半部分有 6 位 (POVDxH<3:1> 和 POVDxL<3:1>)，由这些位确定要改写的 PWM I/O 引脚。OVDCON 寄存器的低半部分也有 6 位 (POUTxH<3:1> 和 POUTxL<3:1>)，由这些位确定当通过 POVD 位改写特定输出时 PWM I/O 引脚的状态。

15.10.1 互补输出模式

当通过 OVDCON 寄存器将 PWMxL 引脚驱动为有效时，输出信号被强制为该对引脚中相应的 PWMxH 引脚的补充。当手动改写 PWM 通道时，仍然会插入死区时间。

15.10.2 改写同步

如果 PWMCON2 寄存器中的 OSYNC 位置 1，则所有通过 OVDCON 寄存器执行的输出改写都与 PWM 时基保持同步。同步的输出改写发生在以下时间：

- 若是边沿对齐模式，则当 PTMR 为 0 时。
- 若是中心对齐模式，则当 PTMR 为 0 且或当 PTMR 的值与 PTPER 匹配时。

15.11 PWM 输出和极性控制

有 3 个与 PWM 模块相关的器件配置位，用于提供 PWM 输出引脚控制：

- HPOL 配置位
- LPOL 配置位
- PWMPIN 配置位

FPORBOR 配置寄存器（参见第 21 章）中的这三个位与 PWMCON1 SFR 中的 PWM 使能位（PENxH 和 PENxL）结合起来使用。配置位和 PWM 使能位确保在发生器件复位后 PWM 引脚处于正确的状态。PWMPIN 配置熔丝可使器件能在复位时选择使能 PWM 模块输出。如果 PWMPIN = 0，则复位时 PWM 输出将被驱动为其无效状态。如果 PWMPIN = 1（默认），则 PWM 输出为三态。HPOL 位指定 PWMxH 输出的极性，而 LPOL 位指定 PWMxL 输出的极性。

15.11.1 输出引脚控制

PWMCON1 SFR 中的控制位 PEN<3:1>H 和 PEN<3:1>L 分别使能各高电平 PWM 输出引脚和各低电平 PWM 输出引脚。如果某个特定 PWM 输出引脚未被使能，该引脚将用作通用 I/O 引脚。

15.12 PWM 故障引脚

有一个与 PWM 模块相关的故障引脚（FLTA）。当使能时，可选择用这些引脚将各 PWM I/O 引脚驱动为定义的状态。

15.12.1 故障引脚使能位

FLTACON SFR 有 3 个控制位，用于确定某个 PWM I/O 引脚对是否由故障输入引脚控制。要将特定的 PWM I/O 引脚对使能为故障改写，必须将 FLTACON 寄存器中的相应位置 1。

如果清零 FLTACON 寄存器中所有使能位，则相应的故障输入引脚对 PWM 模块没有影响，且该引脚可用作通用中断引脚或 I/O 引脚。

注：故障引脚逻辑可独立于 PWM 逻辑工作。如果清零 FLTACON 寄存器中的所有使能位，则故障引脚可用作通用中断引脚。故障引脚具有与其相关的中断向量、中断标志位和中断优先级位。

15.12.2 故障状态

FLTACON 特殊功能寄存器具有 6 个位，这些位确定当被故障输入改写时每个 PWM I/O 引脚的状态。当这些位清零时，PWM I/O 引脚将被驱动为无效状态。当这些位置 1 时，PWM I/O 引脚将被驱动为有效状态。有效和无效状态与 PWM I/O 引脚被定义的极性（通过 HPOL 和 LPOL 器件配置位设置）相关。

当 PWM 模块 I/O 对处于互补模式且这两个引脚都编程为在故障状态下为有效时，存在一种特殊情况。在互补模式中 PWMxH 引脚将始终优先，因此两个 I/O 引脚不能同时被驱动为有效。

15.12.3 故障输入模式

故障输入引脚有两种工作模式：

- **锁存模式：**当故障引脚驱动为低电平时，PWM 输出将进入 FLTACON 寄存器所定义的状态。PWM 输出将保持在此状态，直到故障引脚被驱动为高电平且相应的中断标志位由软件清零。当这两个行为都发生后，PWM 输出将在下一个 PWM 周期开始时或在半周期边界返回到正常工作状态。如果在故障状态结束前清零中断标志，PWM 模块将等到故障引脚不再有效时才恢复输出。
- **逐周期模式：**当故障输入引脚驱动为低电平时，只要故障引脚保持低电平，PWM 输出将会一直保持定义的故障状态。故障引脚驱动为高电平后，PWM 输出将在下一 PWM 周期开始时或在半周期边界返回到正常工作状态。

使用 FLTACON 特殊功能寄存器中的 FLTAM 控制位选择故障输入引脚的工作模式。

可通过软件手动控制故障引脚。

15.13 PWM 更新锁定

对于复杂的 PWM 应用，在给定时间内用户可能最多需要写 3 个占空比寄存器和时基周期寄存器 PTPER。在某些应用中，在装入新占空比和周期值供模块使用前写入所有缓冲寄存器是很重要的。

通过将 PWMCON2 SFR 中的 UDIS 控制位置 1 可使能 PWM 更新锁定功能。UDIS 位对所有占空比缓冲寄存器和 PWM 时基周期缓冲器 PTPER 都有影响。UDIS = 1 时，所有占空比和周期值更改都无效。

15.14 PWM 特殊事件触发器

PWM 模块有一个特殊事件触发器，可以使 A/D 转换与 PWM 时基同步。可以将 A/D 采样和转换时间编程为在 PWM 周期中的任何时间发生。特殊事件触发器可以使用户将采集 A/D 转换结果与更新占空比值之间的延时减少到最小。

PWM 特殊事件触发器有 1 个 SFR（SEVTCMP）和 5 个控制其工作方式的控制位。用于产生特殊事件触发信号的 PTMR 值装入 SEVTCMP 寄存器。当 PWM 时基处于向上 / 向下计数模式时，还需要一个控制位指定用于产生特殊事件触发信号的计数相位。计数相位是通过使用 SEVTCMP SFR 中的 SEVTDIR 控制位选择的。如果 SEVTDIR 位清零，特殊事件触发信号将在 PWM 时基的向上计数周期产生。如果 SEVTDIR 位置 1，特殊事件触发信号将在 PWM 时基的向下计数周期产生。除非 PWM 时基配置为向上 / 向下计数模式，否则 SEVTDIR 控制位不起作用。

15.14.1 特殊事件触发器后分频器

PWM 特殊事件触发器有一个能使分频比为 1:1 到 1:16 的后分频器。通过写 PWMCON2 SFR 中的 SEVOPS<3:0> 控制位可配置后分频器。

特殊事件输出后分频器在发生下列事件时清零：

- 对 SEVTCMP 寄存器的任何写入
- 任何器件复位

15.15 CPU 休眠模式下的 PWM 工作原理

故障 A 输入引脚具有将 CPU 从休眠中唤醒的功能。在休眠模式下，如果故障引脚被驱动为低电平，则 PWM 模块产生中断。

15.16 CPU 空闲模式下的 PWM 工作原理

PTCON SFR 包含一个 PTSIDL 控制位。当器件进入空闲模式时，此位确定 PWM 模块是继续工作还是停止。如果 PTSIDL = 0，该模块将继续工作。如果 PTSIDL = 1，只要 CPU 仍处于空闲模式，该模块将停止工作。

表 15-1: PWM 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
PTCON	01C0	PTEN	—	PTSIDL	—	—	—	—	—	PTOPS<3:0>				PTCKPS<1:0>		PTMOD<1:0>		0000 0000 0000 0000
PTMR	01C2	PTDIR	PWM 定时器计数值															0000 0000 0000 0000
PTPER	01C4	—	PWM 时基周期寄存器															0000 0000 0000 0000
SEVTCMP	01C6	SEVTDIR	PWM 特殊事件比较寄存器															0111 1111 1111 1111
PWMCON1	01C8	—	—	—	—	—	PTMOD3	PTMOD2	PTMOD1	—	PEN3H	PEN2H	PEN1H	—	PEN3L	PEN2L	PEN1L	0000 0000 1111 1111
PWMCON2	01CA	—	—	—	—	SEVOPS<3:0>				—	—	—	—	—	—	OSYNC	UDIS	0000 0000 0000 0000
DTCON1	01CC	—	—	—	—	—	—	—	DTAPS<1:0>		死区时基 A 值							0000 0000 0000 0000
FLTACON	01D0	—	—	FAOV3H	FAOV3L	FAOV2H	FAOV2L	FAOV1H	FAOV1L	FLTAM	—	—	—	—	FAEN3	FAEN2	FAEN1	0000 0000 0000 0000
OVDCON	01D4	—	—	POVD3H	POVD3L	POVD2H	POVD2L	POVD1H	POVD1L	—	—	POUT3H	POUT3L	POUT2H	POUT2L	POUT1H	POUT1L	1111 1111 0000 0000
PDC1	01D6	PWM 占空比 1 寄存器																0000 0000 0000 0000
PDC2	01D8	PWM 占空比 2 寄存器																0000 0000 0000 0000
PDC3	01DA	PWM 占空比 3 寄存器																0000 0000 0000 0000

图注: u = 未初始化位; — = 未实现位
注 1: 有关详细的寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046_CN)》。并非所有外设及其位都可在此器件上使用。

注：

16.0 SPI 模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

串行外设接口 (SPI) 模块是一个同步串行接口。SPI 模块用于与其他外设器件 (EEPROM、移位寄存器、显示驱动器、A/D 转换器等) 或单片机进行通信。该模块与其他单片机上的 SPI 和 SIOP 接口兼容。

16.1 功能描述

SPI 模块的组成如下：1 个 16 位的移位寄存器 SPI1SR，用于移入和移出数据；一个缓冲寄存器 SPI1BUF；一个控制寄存器 SPI1CON，用于配置模块；还有一个状态寄存器 SPI1STAT，用于指示各种状态条件。

串行接口包含 4 个引脚：SDI1 (串行数据输入)、SDO1 (串行数据输出)、SCK1 (移位时钟输入或输出) 和 SS1 (低电平有效从动选择)。

在主控模式下工作时，SCK 为时钟输出，而在从动模式下为时钟输入。

一组 8 或 16 个时钟脉冲将位从 SPI1SR 移出到 SDO1 引脚，同时从 SDI1 引脚移入数据。传输完成后将产生中断，相应的中断标志位 (SPI1IF) 将置 1。通过一个中断允许位 (SPI1E) 可禁止该中断。

接收操作是双重缓冲的。当接收到一个完整的字节时，将该字节从 SPI1SR 传输到 SPI1BUF。

当新数据从 SPI1SR 传输到 SPI1BUF 时，如果接收缓冲器满，模块将 SPIROV 位置 1，表示产生溢出条件。数据从 SPI1SR 向 SPI1BUF 的传输未完成，新数据将丢失。当 SPIROV 为 1 时，模块不会响应 SCL 电平跳变，这样便在用户软件读取 SPI1BUF 之前有效地禁止了模块。

发送写操作也是双重缓冲的。用户写 SPI1BUF。当主器件或从器件传输完成时，移位寄存器 (SPI1SR) 中的内容将送至接收缓冲器。如果已向缓冲寄存器写入了任何发送数据，则发送缓冲器的内容将送至 SPI1SR。因此，接收到的数据存放在 SPI1BUF 中，SPI1SR 中的发送数据已准备就绪，可进行下次传输。

注：发送缓冲器 (SPI1TXB) 和接收缓冲器 (SPI1RXB) 均映射到相同的寄存器地址，SPI1BUF。

在主动模式下，通过对系统时钟进行预分频产生时钟。数值一写入到 SPI1BUF，数据就开始发送。在最后一位传输的过程中产生中断。

在从动模式下，当外部时钟脉冲出现在 SCK 上时，开始发送和接收数据。同样，当最后一位被锁存时产生中断。如果使能了 SSx 控制，则仅当 SSx 为低电平时，发送和接收才被使能。在 SSx 模式下，SSx 为高电平时，SDOx 输出被禁止。

提供给模块的时钟为 (Fosc/4)。随后由主 (PPRE<1:0>) 和辅助 (SPRE<2:0>) 预分频系数对此时钟进行预分频。CKE 位决定是从有效时钟状态转变为空闲时钟状态时开始发送，还是相反。CKP 位选择时钟的空闲状态 (高电平或低电平)。

16.1.1 字和字节通信

控制位 MODE16 (SPI1CON<10>) 允许模块在 16 位或 8 位模式下通信。16 位操作，除了发送的位数为 16 而不是 8 以外，与 8 位操作相同。

用户软件必须在更改 MODE16 位前禁止模块。用户更改 MODE16 位时，SPI 模块将复位。

8 位和 16 位操作的基本差异是：8 位操作中数据是从 SPIxSR 的 bit 7 发送的，而在 16 位操作中数据是从 SPIxSR 的 bit 15 发送的。在两种模式下，数据都会移入 SPIxSR 的 bit 0。

16.1.2 禁止 SDO1

SPI1CON 寄存器中有一个 DISSDO 控制位，用于禁止 SDO1 输出。这将允许在仅输入的配置中连接 SPI 模块。SDO 也可用作通用 I/O。

16.2 帧 SPI 支持

在主动或从动模式下，模块支持基本的帧 SPI 协议。控制位 FRMEN 使能帧 SPI 支持，并使得 SS1 引脚执行帧同步脉冲 (FSYNC) 功能。控制位 PIFSD 决定 SS1 引脚是输入还是输出 (即，模块是接收还是产生帧同步脉冲)。对单 SPI 时钟周期，帧脉冲是高电平有效脉冲。当使能了帧同步时，仅在 SPI 时钟的后继发送边沿开始发送数据。

图 16-1: SPI 框图





图 16-2: SPI 主 / 从连接



16.3 从选择同步

SS1 引脚允许同步从动模式。必须用 SS1 引脚控制使能位 ($\overline{\text{SSEN}} = 1$) 将 SPI 配置为 SPI 从动模式。当 SS1 引脚为低电平时, 使能发送和接收, 且驱动 SDO1 引脚。当 SS1 引脚变为高电平时, 不再驱动 SDO1 引脚。另外, 可以重新同步 SPI 模块, 所有的计数器 / 控制电路都将复位。因此, 当 SS1 引脚再次拉为低电平时, 即使 SS1 在发送 / 接收过程中被拉为高电平, 发送 / 接收也将从 MSb 开始。

16.4 CPU 休眠模式下的 SPI 工作

在休眠模式期间, SPI 模块关闭。若在 SPI 传输过程中, CPU 进入了休眠模式, 则发送和接收中止。

在休眠模式下, 发送器和接收器将停止。但是, 进入或退出休眠模式不影响寄存器内容。

16.5 CPU 空闲模式下的 SPI 工作

器件进入空闲模式时, 所有时钟源都继续工作。SPISIDL 位 (SPI1STAT<13>) 选择 SPI 模块在空闲模式下是停止还是继续工作。如果 SPISIDL = 0, 当 CPU 进入空闲模式时模块将继续工作。如果 SPISIDL = 1, 当 CPU 进入空闲模式时模块将停止工作。

表 16-1: SPI1 寄存器映射 ⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
SPI1STAT	0220	SPIEN	—	SPISIDL	—	—	—	—	—	—	SPIROV	—	—	—	—	SPITBF	SPIRBF	0000 0000 0000 0000
SPI1CON	0222	—	FRMEN	SPIFSD	—	DISSDO	MODE16	SMP	CKE	SSEN	CKP	MSTEN	SPRE2	SPRE1	SPRE0	PPRE1	PPRE0	0000 0000 0000 0000
SPI1BUF	0224	发送和接收缓冲器																0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

17.0 I²C™ 模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

I²C 模块能够为 I²C 串行通信标准下的从动和多主机模式提供完整的硬件支持，且该模块带有一个 16 位接口。此模块的主要特性如下：

- I²C 接口支持主动和从动工作。
- I²C 从动模式支持 7 位和 10 位地址模式。
- I²C 主控模式支持 7 位和 10 位地址模式。
- I²C 端口允许主从器件之间进行双向传输。
- I²C 端口的同步串行时钟可被用作握手机制以暂停或恢复串行数据传输（SCLREL 控制）。
- I²C 支持多主机工作：检测总线冲突并作出相应的仲裁。

17.1 工作功能描述

硬件完全实现了 I²C 标准和快速模式规范下的全部主从功能，以及 7 位和 10 位寻址。因此，I²C 模块即可以作为 I²C 总线上的主器件工作，也可以作为总线上的从器件工作。

17.1.1 各种 I²C 模式

支持 I²C 模块工作在以下模式：

- 7 位地址的 I²C 从动模式
- 10 位地址的 I²C 从动模式
- 7 位或 10 位地址的 I²C 主控模式

请参见图 17-1 中的 I²C 编程模型。

17.1.2 I²C 模式下的引脚配置

I²C 带有一个 2 引脚接口：其中 SCL 引脚为时钟引脚，SDA 引脚为数据引脚。

17.1.3 I²C 寄存器

I2CCON 和 I2CSTAT 分别为控制寄存器和状态寄存器。I2CCON 为可读写寄存器。I2CSTAT 寄存器的低 6 位为只读位。其他位为可读 / 可写位。

I2CRSR 为移位寄存器，用于数据移位。而 I2CRCV 为缓冲寄存器，可写入或读取数据字节。如图 17-1 所示，I2CRCV 为接收缓冲器。如图 17-2 所示，I2CTRN 为发送寄存器，在执行发送操作时会向其中写入字节。

I2CADD 寄存器用于保存从器件地址。状态位 ADD10 表示是否为 10 位地址模式。I2CBRG 用作波特率发生器重载值。

在进行接收时，I2CRSR 和 I2CRCV 共同组成一个双重缓冲接收器。I2CRSR 接收到一个完整的字节后，将它传输到 I2CRCV 并产生一个中断脉冲。在发送操作中，I2CTRN 不是双重缓冲的。

注：在 10 位寻址模式下，重复启动条件发生后，用户只需匹配前 7 位地址。

图 17-1: 编程模型





图 17-2: I²C™ 框图



17.2 I²C 模块地址

I2CADD 寄存器包含从动模式地址，它是一个 10 位寄存器。

当 A10M 位 (I2CCON<10>) 为 0 时，模块把地址解释为 7 位地址。在接收地址时，将接收到的地址与 I2CADD 寄存器的低 7 位进行比较。

当 A10M 位为 1 时，模块将认为地址是 10 位地址。在接收地址时，将接收到的地址与二进制值 11110 A9 A8 (其中 A9 和 A8 为 I2CADD 的高 2 位) 进行比较。如果两者匹配，则将下一个地址与 I2CADD 的低 8 位进行比较，这是 10 位寻址协议规定的。

表 17-1 给出了 dsPIC30F 支持的 7 位 I²C 从动器件地址。

表 17-1: 7 位 I²C 从动器件地址

0x00	广播呼叫地址或起始字节
0x01-0x03	保留
0x04-0x07	Hs 模式主控代码
0x08-0x77	7 位有效地址
0x78-0x7b	10 位有效地址 (低 7 位)
0x7c-0x7f	保留

17.3 I²C 7 位从动模式工作原理

一旦使能 (I2CEN = 1)，从动模块将等待起始位出现 (如，I²C 模块处于“空闲”模式)。检测到起始位后，会将 8 个位移入 I2CRSR，并将地址与 I2CADD 进行比较。在 7 位模式下 (A10M = 0)，将 I2CADD<6:0> 位和 I2CRSR<7:1> 进行比较，I2CRSR<0> 为 R_W 位。所有移入的位均在 SCL 引脚的上升沿进行采样。

如果发生地址匹配，则发送应答，且在第 9 位 (ACK) 的下降沿将从事件中断标志位 (SI2CIF) 置 1。地址匹配不会影响 I2CRCV 缓冲器的内容或 RBF 位。

17.3.1 从动模式发送

如果接收到的 R_W 位为 1，则串行端口进入发送模式。它在第 9 位发送 ACK 信号，然后将 SCL 引脚保持在 0 状态，直至通过写 I2CTRN 寄存器引起 CPU 响应。通过将 SCLREL 位置 1，释放 SCL 引脚并移出 8 位数据。数据在 SCL 的下降沿移出，因此，当 SCL 为高电平时，SDA 引脚信号有效。无论从主器件收到的 ACK 状态如何，都在第 9 个时钟脉冲的下降沿发送中断脉冲。

17.3.2 从动模式接收

在地址匹配的过程中，如果接收到的 R_W 位为 0，则启动接收模式。所有输入位均在 SCL 引脚的上升沿进行采样。接收 8 位数据后，若 I2CRCV 未满或 I2COV 未置 1，则将 I2CRSR 中的数据传输到 I2CRCV。在第九个时钟发送 ACK 信号。

如果 RBF 标志位被置 1，则表示 I2CRCV 中仍存有前一次操作的数据 (RBF = 1)，则不发送 ACK 信号；但会产生中断脉冲。溢出时，I2CRSR 寄存器的内容不会装入 I2CRCV。

注： 当 I2COV 位为 1 且 RBF 标志位为 0 时，装载 I2CRCV 寄存器。在这种情形下，已对 I2CRCV 寄存器执行了读操作，但在下一次接收操作开始之前，用户不会清除 I2COV 位的状态。不发送应答信号 (ACK = 1)，但会更新 I2CRCV 寄存器的内容。

17.4 I²C 10 位从动模式工作原理

在 10 位模式下，基本的接收和发送操作与 7 位模式下的操作相同，但地址匹配的条件更加复杂。

I²C 规范指出，对于写操作，必须在起始位后跟两个地址字节来对从器件进行寻址。

A10M 控制位表明 I2CADD 寄存器中的地址为 10 位地址而非 7 位地址。报文地址首字节的地址检测协议，对于 7 位和 10 位报文而言是完全相同的，但被比较的位不同。

I2CADD 保存完整的 10 位地址。在接收到起始位后的地址后，将 I2CRSR <7:3> 与立即数 11110 (默认 10 位地址) 进行比较，而将 I2CRSR <2:1> 与 I2CADD <9:8> 进行比较。如果发生匹配且 R_W = 0，则发送中断脉冲。清零 ADD10 位表示部分地址匹配。如果匹配失败或 R_W = 1，则清零 ADD10 位且模块返回空闲状态。

随后接收地址的低字节，并将该字节与 I2CADD <7:0> 进行比较。如果发生地址匹配，则产生中断脉冲，并将 ADD10 位置 1，表示 10 位地址完全匹配。如果未发生地址匹配，则清零 ADD10 位且模块返回空闲状态。

17.4.1 10 位模式下的从器件发送

如果使用完整的 10 位地址方式对从器件进行寻址（我们将此状态称为“PRIOR_ADDR_MATCH”），主器件就可以开始发送数据字节以供从器件接收。

17.4.2 10 位模式下的从器件接收

找到从器件后，主器件会产生一个重复启动条件、复位地址的高字节并将 R_W 位置 1，但不产生停止位，从而启动从器件发送操作。

17.5 自动时钟延长

在从动模式下，模块可通过时钟延长，同步主控器件的缓冲器读写操作。

17.5.1 发送时钟延长

在 7 位和 10 位发送模式下，如果 TBF 被清零（表明缓冲器为空），则可在第 9 个时钟的下降沿之后将 SCLREL 位清零，以实现时钟延长。

在从动发送模式下，始终执行时钟延长，而与 STREN 位的状态无关。

在发送序列的第 9 个时钟后发生时钟同步。如果器件在第 9 个时钟信号的下降沿采样到 ACK 且 TBF 位仍为零，则自动清零 SCLREL 位，从而使 SCL 线变低电平。用户 ISR 必须在允许继续发送之前将 SCLREL 位置 1。将 SCL 线保持为低电平，使用户在主器件启动另一次发送序列之前有时间执行 ISR 并装载 I2CTRN 的内容。

- 注 1:** 如果用户载入 I2CTRN 寄存器的内容，并在第 9 个时钟的下降沿之前将 TBF 位置 1，则 SCLREL 位不会被清零，且不会发生时钟延长。
2: SCLREL 位可由软件置 1，而无需考虑 TBF 位的状态。

17.5.2 接收时钟延长

在从动接收模式下，I2CCON 寄存器的 STREN 位可用于使能时钟延时。将 STREN 位置 1 时，SCL 引脚在每个数据接收序列的末端均保持低电平。

17.5.3 7 位寻址模式下的时钟延长 (STREN = 1)

在从动接收模式下，当 STREN 位置 1 时，若缓冲寄存器满，则 SCL 线保持为低电平。对于 7 位和 10 位寻址模式，延长 SCL 输出的方法是相同的。

在接收序列的第 9 个时钟后发生时钟延长。在 ACK 序列末端的第 9 个时钟的下降沿，如果 RBF 位被置 1，则 SCLREL 位会自动清零，从而强制将 SCL 输出拉为低电平。用户 ISR 必须在允许继续接收之前将 SCLREL 位置 1。通过将 SCL 线保持为低电平，使用户在主器件启动下一次接收序列之前有时间执行 ISR 并读取 I2CRCV 的内容。这将防止缓冲器溢出。

- 注 1:** 如果用户读取 I2CRCV 寄存器的内容，并在第 9 个时钟的下降沿之前将 TBF 位清零，则 SCLREL 位不会清零，且不会发生时钟延长。
2: SCLREL 位可由软件置 1，而无需考虑 RBF 位的状态。在下一个接收序列开始之前，用户清零 ISR 中的 RBF 位必须要小心，以避免溢出。

17.5.4 10 位寻址模式下的时钟延长 (STREN = 1)

在该寻址过程中自动发生时钟延长。由于此模块带有一个存放整个地址的寄存器，协议无需等待地址更新。

寻址阶段完成后，在每个数据接收或发送序列上发生时钟延长，如前所述。

17.6 由软件控制的时钟延长 (STREN = 1)

当 STREN 位为 1 时，可使用软件清零 SCLREL 位，以允许通过软件控制时钟延长。程序逻辑将写 SCLREL 位与 SCL 时钟同步。清零 SCLREL 位不会将 SCL 输出拉为低电平，直至模块检测到 SCL 输出的一个下降沿且 SCL 采样为低电平。如果 SCLREL 位被用户清零，且在 SCL 线采样到低电平，则 SCL 输出被拉为低电平（保持低电平）。SCL 输出将保持低电平直至 SCLREL 位被置 1，且 I²C 总线上的所有其他器件都将 SCL 拉为高电平。此操作确保写 SCLREL 位的操作不会违反 SCL 所需的最短高电平时间要求。

如果 STREN 位为 0，则忽略由软件对 SCLREL 位的写操作，且不影响 SCLREL 位。

17.7 中断

I²C 模块可产生 2 个中断标志，MI2CIF（I²C 主器件中断标志）和 SI2CIF（I²C 从器件中断标志）。当完成主器件报文事件后，激活 MI2CIF 中断标志。当检测到发送给从器件的报文时，激活 SI2CIF 中断标志。

17.8 斜率控制

I²C 标准需要对快速模式（400 kHz）下的 SDA 和 SCL 信号进行斜率控制。如果需要的话，DISSLW 控制位允许用户禁止斜率控制。对于 1 MHz 模式必须禁止斜率控制。

17.9 IPMI 支持

IPMIEN 控制位允许模块支持智能外设管理接口（Intelligent Peripheral Management Interface, IPMI）。当此位被置 1 时，模块接受所有地址并对这些地址进行操作。

17.10 广播呼叫地址支持

广播呼叫地址可寻址所有器件。当使用此地址时，理论上所有器件都应对此地址作出应答。

广播呼叫地址是 I²C 协议为特定目的保留的 8 个地址之一。它由全 0 组成，且 R_W = 0。

当广播呼叫使能位（GCEN）被置 1（I2CCON<7> = 1）时，识别广播呼叫地址。检测到起始位后，将 8 位数据移入 I2CRSR 寄存器，并将地址与 I2CADD 和广播呼叫地址（固化在硬件中）进行比较。

如果发生广播呼叫地址匹配，则在第 8 个时钟之后，I2CRSR 的内容被传输到 I2CRCV，在第 9 位（ACK 位）的下降沿将 RBF 位置 1，主事件中断标志（MI2CIF）被置 1。

响应中断时，可通过读 I2CRCV 寄存器的内容检查中断源，从而判断该地址是特定于器件的还是广播呼叫地址。

17.11 I²C 主器件支持

用作主器件时，支持如下六种操作：

- 在 SDA 和 SCL 上产生启动条件
- 在 SDA 和 SCL 上产生重新启动条件
- 写 I2CTRN 寄存器以启动数据 / 地址发送
- 在 SDA 和 SCL 上产生停止条件
- 配置 I²C 端口以接收数据
- 在数据字节接收完成后产生 ACK 条件

17.12 I²C 主控模式工作原理

主器件生成所有的串行时钟脉冲以及启动和停止条件。由停止条件或重复启动条件停止数据传输。由于重复启动条件还是下一个串行传输的开始，所以此时不会释放 I²C 总线。

在主控发送模式下，由 SDA 引脚输出串行数据，SCL 引脚输出串行时钟。发送的第一个字节中包含接收器件的从地址（7 位）和数据方向位。此时，数据方向位（R_W）为逻辑 0，每次发送 8 位串行数据。在每个字节发送完之后，会收到一个 ACK 位。输出启动和停止条件来表明串行传输的开始和结束。

在主控接收模式下，发送的第一个字节中包含发送器件的从地址（7 位）和数据方向位。此时，数据方向位（R_W）为逻辑 1。这样，发送的第一个字节为 7 位从地址，后跟一个表明接收的位 1。通过 SDA 接收串行数据，而 SCL 输出串行时钟。每次接收 8 位串行数据。在每个字节接收之后，会发送一个 ACK 位。启动和停止条件表示发送的开始和结束。

17.12.1 I²C 主控发送

数据字节、7 位地址或 10 位地址的后半部分的发送，通过简单地写值入 I2CTRN 寄存器即可完成。当模块处于“WAIT”状态时，用户只能写 I2CTRN 寄存器。此操作会将缓冲器满标志位（TBF）置 1，允许波特率发生器开始计数并开始下一次发送。SCL 信号出现下降沿之后，将地址 / 数据的每一位移出到 SDA 引脚。发送状态标志位 TRSTAT（I2CSTAT<14>）显示主器件是否正在发送。

17.12.2 I²C 主控接收

通过编程 RCEN (I2CCON<3>) 接收使能位, 使能主控模式接收。将 RCEN 位置 1 之前, I²C 模块必须处于空闲状态, 否则将忽略 RCEN 位。波特率发生器开始计数, 且每当其溢出, SCL 引脚的状态就会翻转, 且数据在每个时钟的上升沿被移入 I2CRSR 寄存器。

17.12.3 波特率发生器 (BRG)

在 I²C 主控模式下, BRG 的重载值位于 I2CBRG 寄存器中。当 BRG 载入此值时, BRG 计数器的计数值递减到 0 并停止计数, 直至下一次重载发生。如果发生时钟仲裁, 例如 BRG 在 SCL 引脚采样为高电平时被重载。

按照 I²C 标准, F_{SCL} 的值可能为 100 kHz 或 400 kHz。然而, 用户可指定任何波特率值, 最高达 1 MHz。0 或 1 在 I2CBRG 寄存器中为非法值。

公式 17-1: I2CBRG 的值

$$I2CBRG = \left(\frac{FCY}{F_{SCL}} - \frac{FCY}{1,111,111} \right) - 1$$

17.12.4 时钟仲裁

在任何接收、发送或重复启动 / 停止条件期间, 主器件拉高 SCL 引脚的电平 (允许 SCL 引脚悬空为高电平), 就会发生时钟仲裁。当 SCL 引脚悬空为高电平时, 波特率发生器 (BRG) 停止计数, 直至 SCL 被实际采样为高电平为止。此时, 波特率发生器重新装入 I2CBRG 寄存器的内容并开始计数。从而保证当时钟被外部器件拉为低电平时, SCL 高电平时间至少能够保证一个 BRG 计满返回周期。

17.12.5 多主机通信、总线冲突和总线仲裁

多主机工作支持是通过总线仲裁实现的。主器件在 SDA 引脚输出地址 / 数据位时, 如果一个主器件通过使 SDA 悬空为高电平从而在 SDA 上输出一个 1, 而另一个主器件在 SDA 线上输出 0, 就会发生仲裁。SCL 引脚悬空为高电平时, 数据应该稳定。如果 SDA 上的预期数据值为 1, 但 SDA 引脚采样到的值为 0, 则表示已经发生总线冲突。主器件将发出 MI2CIF 脉冲, 且将主器件使用的那部分 I²C 端口复位到其空闲状态。

如果正在进行数据发送时发生总线冲突, 则会中止发送, TBF 标志位被清零, SDA 和 SCL 线被拉为高电平, 此时可向 I2CTRN 寄存器中写入值。当用户执行 I²C 主控事件中中断服务程序时, 如果 I²C 总线空闲 (即 P 位被置 1), 则用户可通过产生一个启动条件恢复通信。

如果总线冲突发生在启动、重复启动、停止或应答条件期间, 则将中止这些条件。SDA 和 SCL 线被拉为高电平, 且 I2CCON 寄存器中的相应控制位被清零。当用户执行总线冲突中断服务程序时, 如果 I²C 总线空闲, 则用户可通过产生一个启动条件恢复通信。

主器件继续监视 SDA 和 SCL 引脚, 当产生停止条件时, 将 MI2CIF 位置 1。

写 I2CTRN 寄存器的操作将从第一个数据位开始发送数据, 而与总线冲突发生时发送器的状态无关。

在多主机环境下, 在检测到启动和停止条件时产生中断, 从而允许确定总线何时空闲。当 I2CSTAT 寄存器的 P 位被置 1 时, 可控制 I²C 总线, 否则, 总线处于空闲状态且 S 和 P 位为零。

17.13 CPU 休眠和空闲模式下的 I²C 模块工作原理

17.13.1 CPU 休眠模式下 I²C 的工作原理

器件进入休眠模式时, 模块的所有时钟源将关闭并保持为逻辑 0, 如果在发送过程中发生休眠, 且当时钟停止时, 状态机部分进入发送状态, 则中止发送。类似的, 如果在接收的过程中发生休眠, 接收也将中止。

17.13.2 CPU 空闲模式下 I²C 的工作原理

对于 I²C, I2CSIDL 位决定模块在空闲模式继续工作还是停止工作。I2CSIDL = 0 时, 模块在空闲模式下继续工作。I2CSIDL = 1 时, 模块在空闲模式下停止工作。

表 17-2: I²C™ 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
I2CRCV	0200	—	—	—	—	—	—	—	—	接收寄存器								0000 0000 0000 0000
I2CTRN	0202	—	—	—	—	—	—	—	—	发送寄存器								0000 0000 1111 1111
I2CBRG	0204	—	—	—	—	—	—	—	波特率发生器									0000 0000 0000 0000
I2CCON	0206	I2CEN	—	I2CSIDL	SCLREL	IPMIEN	A10M	DISSLW	SMEN	GCEN	STREN	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	0001 0000 0000 0000
I2CSTAT	0208	ACKSTAT	TRSTAT	—	—	—	BCL	GCSTAT	ADD10	IWCOL	I2COV	D_A	P	S	R_W	RBF	TBF	0000 0000 0000 0000
I2CADD	020A	—	—	—	—	—	—	地址寄存器										0000 0000 0000 0000

图注: □ = 未初始化的位; — = 未实现位

注 1: 关于寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

注：

18.0 通用异步收发器（UART）模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》（DS70046E_CN）。

本节描述了通用异步收发器通信模块。

18.1 UART 模块概述

UART 模块的主要特性有：

- 全双工，8 位或 9 位数据通信
- 偶、奇或无奇偶校验选项（对于 8 位数据）
- 一个或两个停止位
- 完全集成的、具有 16 位预分频器的波特率发生器
- 指令速率为 30 MHz 时波特率范围为 38 bps 到 1.875 Mbps
- 深度为 4 字的发送数据缓冲区
- 深度为 4 字的接收数据缓冲区
- 奇偶校验、帧和缓冲区溢出错误检测
- 支持仅在检测地址时中断（第 9 位 = 1）
- 独立的发送和接收中断
- 支持诊断的环回模式

图 18-1: UART 发送器框图





图 18-2: UART 接收器框图



18.2 使能并设置 UART

18.2.1 使能 UART

通过将 UxMODE 寄存器 (x = 1 或 2) 中的 UARTEN 位置 1 来使能 UART 模块。一旦被使能, UxTX 和 UxRX 引脚将分别配置为输出和输入, 并将覆盖相应 I/O 端口引脚的 TRIS 和 LATCH 寄存器位的设置。当不进行任何发送时, UxTX 引脚为逻辑 1。

18.2.2 禁止 UART

通过将 UxMODE 寄存器中的 UARTEN 位清零来禁止 UART 模块。这是执行任何复位操作后的默认状态。如果禁止了 UART, 则所有 I/O 引脚用作端口引脚, 受相应端口引脚的 LATCH 和 TRIS 位控制。

禁止 UART 模块将会使缓冲区复位为空状态。缓冲区中的所有数据字符将丢失且波特率计数器将复位。

当禁止模块时, 将复位所有与 UART 模块相关的错误和状态标志。URXDA、OERR、FERR、PERR、UTXEN、UTXBRK 和 UTXBF 位将被清零, RIDLE 和 TRMT 将置 1。其他控制位 (包括 ADDEN、URXISEL<1:0>、UTXISEL 以及 UxMODE 和 UxBRG) 将不受影响。

UART 活动时, 清零 UARTEN 位将中止所有等待的发送和接收并将复位模块 (如上所述)。重新使能 UART 将以相同的配置重启 UART。

18.2.3 备用 I/O

将 ALTIO 位 (U1MODE<10>) 置 1 可使能备用 I/O 功能。如果 ALTIO = 1, 则 UART 模块将使用 UxATX 和 UxARX 引脚 (分别为备用发送和备用接收引脚) 而不使用 UxTX 和 UxRX 引脚。如果 ALTIO = 0, 则 UART 模块使用 UxTX 和 UxRX 引脚。

18.2.4 设置数据、奇偶校验以及停止位选项

使用 UxMODE 寄存器中的控制位 PDSEL<1:0> 来选择发送过程中使用的数据长度和奇偶校验。数据长度可以为 8 位 (带有奇校验、偶校验或无奇偶校验) 或 9 位 (不使用奇偶校验)。

STSEL 位决定在数据发送过程中使用 1 个还是 2 个停止位。

UART 的默认 (上电时) 设置为 8 位, 无奇偶校验, 带有 1 个停止位 (通常表示为 8, N, 1)。

18.3 发送数据

18.3.1 按 8 位数据模式发送

要发送 8 位数据, 需执行以下步骤:

1. 设置 UART:
首先, 必须选择数据长度、奇偶校验和停止位个数。然后, 在 UxMODE 和 UxSTA 寄存器中设置发送和接收中断允许位和优先级位。并且, 向 UxBRG 寄存器写入适当的波特率值。
2. 通过设置 UARTEN 位 (UxMODE<15>) 使能 UART。
3. 将 UTXEN 位 (UxSTA<10>) 置 1, 从而使能发送。
4. 将要发送的字节写入 UxTXREG 的低字节。该值将立即被传输到发送移位寄存器 (UxTSR), 并且在波特率时钟的下一个上升沿开始移出串行位流。当 UTXEN = 0 时, 可以选择写入数据字节, 此后, 用户可以将 UTXEN 置 1。这将导致立即开始传输串行位流, 原因是波特率时钟从清零状态启动。
5. 根据中断控制位 UTXISEL (UxSTA<15>) 的值, 将产生一个发送中断。

18.3.2 9 位数据模式下的发送

9 位数据发送的步骤与 8 位发送基本相同, 只是 16 位数据字 (其高 7 位总是清零) 必须写入到 UxTXREG 寄存器中。

18.3.3 发送缓冲区 (UxTXB)

发送缓冲区的宽度为 9 位, 深度为 4 个字符。包括发送移位寄存器 (UxTSR), 用户实际上具有一个深度为 5 的 FIFO (先进先出) 缓冲区。UTXBF 状态位 (UxSTA<9>) 指示发送缓冲区是否为满。

如果用户试图对已满的缓冲区进行写入操作, 则 FIFO 将不会接受新的数据, 并且不会有数据移入缓冲区。这样可以防止缓冲区溢出。

任何器件复位都将复位 FIFO, 但当器件进入节能模式或从节能模式唤醒时, FIFO 将不受影响。

18.3.4 发送中断

发送中断标志（U1TXIF 或 U2TXIF）位于相应的中断标志寄存器中。

发送器产生一个边沿来将 UxTXIF 位置 1。产生中断的条件取决于 UTXISEL 控制位：

- 如果 UTXISEL = 0，当从发送缓冲区将一个字传输到发送移位寄存器（UxTSR）时，将产生一个中断。这意味着发送缓冲区至少具有一个空字。
- 如果 UTXISEL = 1，当从发送缓冲器将一个字传输到发送移位寄存器（UxTSR）并且发送缓冲区为空时，将产生一个中断。

在操作过程中，可在两个中断模式中进行切换并且有时能提供更大的灵活性。

18.3.5 发送间隔

将 UTXBRK 位（UxSTA<11>）置 1 将导致 UxTX 线驱动为逻辑 0。UTXBRK 位将覆盖所有的发送活动。因此，用户通常会等到发送器空闲后才将 UTXBRK 置 1。要发送一个间隔字符，必须通过软件将 UTXBRK 置 1 并且必须保持至少 13 个波特率时钟周期。然后，通过软件将 UTXBRK 位清零产生停止位。用户必须等待至少一个或两个波特率时钟周期以确保停止位有效，再重新装载 UxTXB 或启动其他发送活动。发送间隔字符不会产生发送中断。

18.4 接收数据

18.4.1 8 位或 9 位数据模式的接收

接收 8 位或 9 位数据时必须执行以下步骤：

- 设置 UART（见第 18.3.1 节“按 8 位数据模式发送”）。
- 使能 UART（见第 18.3.1 节“按 8 位数据模式发送”）。
- 当接收到一个或多个字时，将根据由 URXISEL 位（UxSTA<7:6>）指定的接收中断设置产生接收中断。
- 读取 OERR 位以确定是否发生溢出错误。OERR 位必须用软件复位。
- 从 UxRXREG 读取接收的数据。读取 UxRXREG 的操作将下一个字移动到接收 FIFO 的顶端，并且更新 PERR 和 FERR 值。

18.4.2 接收缓冲区（UxRXB）

接收缓冲区的深度为 4 字。包括接收移位寄存器（UxRSR）在内，用户实际上具有深度为 5 字的 FIFO 缓冲区。

URXDA（UxSTA<0>）= 1 表明接收缓冲区具有可用的数据。URXDA = 0 意味着缓冲区为空。如果用户试图读取空缓冲区，则将读取缓冲区中的旧值并且 FIFO 中将不会发生数据移位。

任何器件复位将复位 FIFO。当器件进入节能模式或从节能模式唤醒时，不会影响 FIFO。

18.4.3 接收中断

可从相应的中断标志寄存器读取接收中断标志（U1RXIF 或 U2RXIF）。通过接收器产生的边沿来设置中断标志。接收中断标志的设置情况取决于由 URXISEL<1:0>（UxSTA<7:6>）控制位指定的设置。

- 如果 URXISEL<1:0> = 00 或 01，每次从接收移位寄存器将一个数据字传输到接收缓冲器时将产生中断。接收缓冲器中可能具有一个或多个字符。
- 如果 URXISEL<1:0> = 10，当从接收移位寄存器（UxRSR）将一个字传输到接收缓冲区时产生中断，传输后，接收缓冲区包含 3 个字符。
- 如果 URXISEL<1:0> = 11，当从接收移位寄存器（UxRSR）将一个字传输到接收缓冲区时产生中断，传输后，接收缓冲区包含 4 个字符（即为满状态）。

可以在操作过程中切换中断模式，但在正常操作时通常不建议这样做。

18.5 接收错误处理

18.5.1 接收缓冲区溢出错误（OERR 位）

如果发生以下情况，则 OERR 位（UxSTA<1>）将被置 1：

- 接收缓冲区为满。
- 接收移位寄存器为满，但是无法将字符传输到接收缓冲区。
- 检测到 UxRSR 中字符的停止位，这表示 UxRSR 需要将字符传输到缓冲区。

一旦将 OERR 置 1，将不会有数据移入到 UxRSR（直到用软件将 OERR 位清零或发生复位为止）。UxRSR 和 UxRXREG 中的数据保持有效。

18.5.2 帧错误 (FERR)

如果检测到 0 而不是停止位，FERR 位 (UxSTA<2>) 将被置 1。如果选择了两个停止位，则两个停止位都必须为 1，否则 FERR 将被置 1。FERR 只读位将与接收到的数据一起缓存。发生复位时，它将被清零。

18.5.3 奇偶校验错误 (PERR)

如果接收到的字的奇偶性不正确，则 PERR 位 (UxSTA<3>) 将被置 1。仅当选择奇偶校验模式 (奇校验或偶校验) 时，才可使用此错误位。PERR 只读位将与接收到的数据字节一起缓存。发生复位时，它将被清零。

18.5.4 空闲状态

当接收器活动时 (即，从最初检测到起始位始到停止位完成期间)，RIDL 位 (UxSTA<4>) 为 0。完成停止位到检测到下一个起始位期间，RIDLE 位为 1，表示 UART 空闲。

18.5.5 接收间隔

接收器根据在 PDSEL (UxMODE<2:1>) 和 STSEL (UxMODE<0>) 位中编程的值计数并估算一定数量的位时间。

如果间隔时间大于 13 个位时间，则经过由 PDSEL 和 STSEL 指定的位时间数量后，可认为接收完成。URXDA 和 FERR 将被置 1，接收 FIFO 将装载 0，如果允许还将产生中断，RIDLE 位将置 1。

当模块接收长间隔信号并且接收器检测到起始位、数据位和无效停止位 (该位将 FERR 置 1) 时，接收器必须等到一个有效停止位后才能查找下一个起始位。不能假设线路上的间隔条件为下一个起始位。

间隔被认为是一个包含全 0 且 FERR 置 1 的字符。间隔字符将被装载到缓冲区。在接收到停止位之前将不会接收任何后续数据。注意，在未接收到停止位之前，RIDLE 将为高电平。

18.6 地址检测模式

将 ADDEN 位 (UxSTA<5>) 置 1 使能地址检测模式，在该模式中，第 9 位 (URX8) 的值为 1 指示接收字为地址，而不是数据。该模式仅适用于 9 位数据通信。由于每当接收到的字的第 9 位置 1 时都将产生中断 (如果允许)，因此，URXISEL 控制位对该模式的中断产生不造成任何影响。

18.7 环回模式

将 LPBACK 位置 1 使能该特殊模式，在该模式中，UxTX 引脚内部连接到 UxRX 引脚。当配置为环回模式时，UxRX 引脚从内部 UART 接收逻辑断开。但在正常操作中，UxTX 引脚仍然正常工作。

要选择该模式，需要：

- 将 UART 配置为所需的工作模式。
- 将 LPBACK 设置为 1 以使能环回模式。
- 按第 18.3 节 “发送数据” 中的定义使能发送。

18.8 波特率发生器

UART 具有 16 位波特率发生器以使发生波特率时具有最大的灵活性。波特率发生器寄存器 (UxBRG) 可读并且可写。根据下述公式计算波特率：

BRG = 保存在 UxBRG 寄存器中的 16 位值 (0 到 65535)

Fcy = 指令时钟速率 (1/Tcy)

波特率由公式 18-1 给出。

公式 18-1: 波特率

$$\text{波特率} = F_{cy} / (16 * (BRG + 1))$$

因此，可能的最大波特率为：

$F_{cy} / 16$ (如果 BRG = 0)，

并且，可能的最小波特率为：

$F_{cy} / (16 * 65536)$ 。

当器件工作在 30 MIPS 下时使用完整的 16 位波特率发生器，可达到的最小波特率为 28.5 bps。

18.9 自动波特率支持

要允许系统确定接收字符的波特率，可以选择将输入连接到捕捉输入。要使能该模式，用户必须对输入捕捉模块进行编程以检测起始位的下降沿和上升沿。

18.10 CPU 休眠和空闲模式下的 UART 工作原理

18.10.1 CPU 休眠模式下 UART 的工作原理

当器件进入休眠模式时，模块的所有时钟源关闭并且保持为逻辑 0。如果在发送过程中进入休眠模式，则发送将中止。UxTX 引脚驱动为逻辑 1。类似的，如果在接收过程中进入休眠模式，则接收将中止。UxSTA、UxMODE、发送和接收寄存器以及缓冲区和 UxBRG 寄存器不受休眠模式的影响。

如果在器件进入休眠模式前，WAKE 位（UxMODE<7>）已置 1，则在 UxRX 引脚的下降沿产生接收中断。接收中断选择模式位（URXISEL）对此功能无效。如果允许接收中断，则器件将从休眠模式唤醒。UARTEN 位必须置 1 才能产生唤醒中断。

18.10.2 CPU 空闲模式下 UART 的工作原理

器件进入空闲模式后，由 USIDL 位选择 UART 模块停止还是继续工作。当 USIDL = 0 时，模块在空闲模式下继续工作。当 USIDL = 1 时，模块在空闲模式下停止工作。

表 18-1: UART1 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
U1MODE	020C	UARTEN	—	USIDL	—	—	ALTIO	—	—	WAKE	LPBACK	ABAUD	—	—	PDSEL1	PDSEL0	STSEL	0000 0000 0000 0000
U1STA	020E	UTXISEL	—	—	—	UTXBRK	UTXEN	UTXBF	TRMT	URXISEL1	URXISEL0	ADDEN	RIDLE	PERR	FERR	OERR	URXDA	0000 0001 0001 0000
U1TXREG	0210	—	—	—	—	—	—	—	UTX8	发送寄存器								0000 000u uuuu uuuu
U1RXREG	0212	—	—	—	—	—	—	—	URX8	接收寄存器								0000 0000 0000 0000
U1BRG	0214	波特率发生器预分频器																0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

表 18-2: UART2 寄存器映射⁽¹⁾ (在 dsPIC30F3010 中不存在)

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
U2MODE	0216	UARTEN	—	USIDL	—	—	—	—	—	WAKE	LPBACK	ABAUD	—	—	PDSEL1	PDSEL0	STSEL	0000 0000 0000 0000
U2STA	0218	UTXISEL	—	—	—	UTXBRK	UTXEN	UTXBF	TRMT	URXISEL1	URXISEL0	ADDEN	RIDLE	PERR	FERR	OERR	URXDA	0000 0001 0001 0000
U2TXREG	021A	—	—	—	—	—	—	—	UTX8	发送寄存器								0000 000u uuuu uuuu
U2RXREG	021C	—	—	—	—	—	—	—	URX8	接收寄存器								0000 0000 0000 0000
U2BRG	021E	波特率发生器预分频器																0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

注：

19.0 10 位高速模数转换器（ADC）模块

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》（DS70046E_CN）。

10 位高速模数转换器（ADC）允许将一个模拟输入信号转换为一个 10 位数字信号。该模块基于逐次逼近寄存器（SAR）架构，并可提供最高为 1 Msps 的采样速率。ADC 模块有 16 路模拟输入，这些模拟输入与 4 个采样保持放大器通过多路开关相连接。采样和保存输出就是转换器的输入，转换器产生转换结果。可用软件将器件电源电压（AVDD/AVSS）或（VREF+/VREF-）引脚上的电压选择作为模拟参考电压。ADC 具有在器件处于休眠模式下工作的特殊功能。

ADC 模块有六个 16 位寄存器：


- A/D 控制寄存器 1（ADCON1）
- A/D 控制寄存器 2（ADCON2）
- A/D 控制寄存器 3（ADCON3）
- A/D 输入选择寄存器（ADCHS）
- A/D 端口配置寄存器（ADPCFG）
- A/D 输入扫描选择寄存器（ADCSSL）

ADCON1、ADCON2 和 ADCON3 寄存器控制 ADC 模块的操作。而 ADCHS 寄存器选择待转换的输入通道。ADPCFG 寄存器将端口引脚配置为模拟输入或数字 I/O。ADCSSL 寄存器选择扫描输入。

注：当 ADON = 1 时，不能对 SSRC<2:0>、ASAM、SIMSAM、SMPI<3:0>、BUFM 和 ALTS 位以及 ADCON3 和 ADCSSL 寄存器执行写操作。否则会导致不确定的结果。

ADC 模块的框图如图 19-1 中所示。

图 19-1: 10 位高速 ADC 功能框图



19.1 ADC 结果缓冲器

该模块包含一个 16 字双端口只读缓冲器，这些单元分别称为 ADCBUF0...ADCBUFF，用于缓冲 ADC 结果。RAM 为 10 位宽，但可被读为多种格式的 16 位字。这 16 个 ADC 转换结果缓冲寄存器（ADCBUF0 到 ADCBUFF）的内容均不能由用户软件写入。

19.2 转换操作

配置完 ADC 模块之后，通过将 SAMP 位置 1 启动采样采集。有多种源（例如可编程位，定时器延时及外部事件）可以终止采集并启动转换。A/D 转换完成后，转换结果被装载到 ADCBUF0...ADCBUFF 中，在由 SMPI 位指定的采样数达到之后，A/D 中断标志位 ADIF 和 DONE 位被置 1。

按照以下步骤执行 A/D 转换：

- 配置 ADC 模块：
 - 配置模拟引脚、参考电压和数字 I/O
 - 选择 A/D 输入通道
 - 选择 A/D 转换时钟
 - 选择 A/D 转换触发器
 - 启动 A/D 模块
- 配置 A/D 中断（如果需要）：
 - 清零 ADIF 位
 - 选择 A/D 中断优先级
- 开始采样
- 等待所需的采集时间
- 触发器采集结束：启动转换
- 等待 A/D 转换完成，有两种方法：
 - 等待 A/D 中断
 - 等待 DONE 位置 1
- 读 A/D 结果缓冲器；如果需要，则清零 ADIF

19.3 选择转换序列

可由若干控制位选择 A/D 将输入连接到采样/保持通道、对通道进行转换、写缓冲存储器并产生中断的序列。该序列由采样时钟控制。

SIMSAM 位控制多路通道的采集 / 转换过程。如果 SIMSAM 位为 0，则顺序采集和转换 2 或 4 个所选通道。如果 SIMSAM 位为 1，则在一个采样周期内，同时采集 2 或 4 个所选通道，稍后顺序转换这些通道。显然，如果只选择了一个通道，则 SIMSAM 位不可用。

CHPS 位选择可采样的通道数量，通道数可以是 1 个、2 个或 4 个。如果 CHPS 选择了一个通道，将在采样时钟上采样和转换 CH0 通道，并将转换结果存储在缓冲器中。如果 CHPS 选择两个通道，将采样和转换 CH0 和 CH1 通道。如果 CHPS 选择四个通道，将采样和转换 CH0、CH1、CH2 和 CH3 通道。

SMPI 位选择在发生中断之前可执行的采集/转换序列的数量。其范围是 1 次中断 1 次采样到 1 次中断 16 次采样。

用户不能编程 CHPS 和 SMPI 位的组合，该组合指定 1 次中断超过 16 次转换或 1 次中断 8 次转换，这取决于 BUFM 位的状态。BUFM 位置 1 时，会把该 16 字结果缓冲器（ADCBUF0...ADCBUFF）拆分成两个 8 字组。每次中断，交替写入这两个 8 字缓冲器。BUFM 位的使用取决于中断之后有多少时间可用于移出缓冲器中的数据，该时间由具体应用决定。

如果处理器可以在其采集和转换一个通道的时间内迅速卸空缓冲器，则 BUFM 位可以为 0，且一次中断最多可完成 16 次转换。该处理器使用一个采样和转换时间即可移除这 16 个转换。

如果处理器不能在采集和转换时间内卸空缓冲器，则 BUFM 位为 1。例如，如果 $SMPI<3:0> (ADCON2<5:2>) = 0111$ ，则先将 8 个转换装载到 1/2 缓冲器中，发生中断后，再将其他 8 个转换装载到余下的 1/2 缓冲器中。两次中断期间，处理器的全部时间用于移出 8 个转换结果。

可以使用 ALTS 位在采样序列中更改所选择的输入。该输入复用器有两组采样输入：MUX A 和 MUX B。如果 ALTS 位是 0，只选择 MUX A 输入用于采样。如果 ALTS 位是 1 并且 $SMPI<3:0> = 0000$ ，则在第一个采样 / 转换序列中，选择 MUX A 输入，在下一个采集 / 转换序列中，选择 MUX B 输入。

CSCNA 位（ $ADCON2<10>$ ）允许在 MUX A 组的选定数量的模拟输入上顺序扫描 CH0 通道输入。由 ADCSSL 寄存器选择输入。如果 ADCSSL 寄存器中的某一位为 1，则选择相应的输入。总是按从低编号到高编号的顺序扫描输入，中断一次，扫描一次。如果选择的输入数量大于每次中断的采样数量，则不使用较高编号的输入。

19.4 编程转换触发器的启动

转换触发器将终止采样并启动所请求的转换。

SSRC<2:0> 位选择转换触发源。

SSRC 位最多可提供 5 个备用转换触发源。

当 SSRC<2:0> = 000，该转换触发器由软件控制。清零 SAMP 位将导致触发转换。

当 SSRC<2:0> = 111（自动启动模式），该转换触发器由 A/D 时钟控制。SAMP 位选择启动采集和启动转换之间的 A/D 时钟数量。这便在多路通道上提供可最快的转换速率。SAMP 必须总是不少于 1 个时钟周期。

其他触发源可以来自定时器模块、监视器控制 PWM 模块或外部中断。

注： 要在指定的最高速率下执行 A/D 转换，应选择自动转换触发器选项（SSRC = 111），并将自动采样时间位设置为 1 TAD（SAMP = 00001）。这种配置需要 13 TAD 的总转换周期（采样+转换）。

任何其他转换触发器的使用都将导致额外的 TAD 周期以将外部事件同步为 A/D。

19.5 中止转换

转换器件清零 ADON 位将中止当前转换并停止采样过程。ADCBUF 不会由部分完成的 A/D 转换采样进行更新。也就是说，ADCBUF 将继续包含上一次完成的转换的值（或最后写入 ADCBUF 寄存器的值）。

如果清零 ADON 位与自动启动碰巧同时发生，则由于清零具有较高的优先级，而不会自动启动。

A/D 转换中止之后，在通过置 1 SAMP 位启动下一个采样之前需要等待 2 TAD。

如果指定是顺序采样，则将在与下一个转换通道相对应的下一个采样脉冲时继续执行 A/D 转换。如果指定是同时采样，则将在下一个多通道组转换序列中执行 A/D 转换。

19.6 选择 A/D 转换时钟

A/D 转换需要 12 个 TAD。A/D 转换时钟的源由软件使用一个 6 位计数器选择。TAD 有 64 个可能的选项。

图 19-1: A/D 转换时钟

$$TAD = T_{CY} * (0.5 * (ADCS<5:0> + 1))$$

$$ADCS<5:0> = 2 \frac{TAD}{T_{CY}} - 1$$

通过置 1 ADRC 位来选择内部 RC 振荡器。

要获得正确的 A/D 转换结果，必须选择 ADC 转换时钟（TAD）以确保 TAD 最小时间为 83.33 ns（VDD = 5V）。其他工作条件下的最小 TAD 请参见第 23.0 节“电气特性”。

例 19-1 显示了 ADCS<5:0> 位的采样计算，假设器件的工作速率是 30 MIPS。

例 19-1: A/D 转换时钟计算

$$TAD = 154 \text{ ns}$$

$$T_{CY} = 33 \text{ ns (30 MIPS)}$$

$$\begin{aligned} ADCS<5:0> &= 2 \frac{TAD}{T_{CY}} - 1 \\ &= 2 \cdot \frac{154 \text{ ns}}{33 \text{ ns}} - 1 \\ &= 8.33 \end{aligned}$$

所以，
设置 ADCS<5:0> = 9

$$\begin{aligned} \text{实际的 } TAD &= \frac{T_{CY}}{2} (ADCS<5:0> + 1) \\ &= \frac{33 \text{ ns}}{2} (9 + 1) \\ &= 165 \text{ ns} \end{aligned}$$

19.7 ADC 转换速率

dsPIC30F 10 位 ADC 规范允许最高为 1 Msps 采样速率。表 19-1 总结了 dsPIC30F 10 位 A/D 转换器的转换速率和需要的工作条件。

表 19-1: 10 位 ADC 转换率参数

dsPIC30F 10 位 ADC 转换速率						
ADC 速率	TAD 最小值	采样时间最小值	Rs 最大值	VDD	温度	A/D 通道配置
最高 1 Msps ⁽¹⁾	83.33 ns	12 TAD	500Ω	4.5V 至 5.5V	-40°C 至 +85°C	
最高 750 ksps ⁽¹⁾	95.24 ns	2 TAD	500Ω	4.5V 至 5.5V	-40°C 至 +85°C	
最高 600 ksps ⁽¹⁾	138.89 ns	12 TAD	500Ω	3.0V 至 5.5V	-40°C 至 +125°C	
最高 500 ksps	153.85 ns	1 TAD	5.0 kΩ	4.5V 至 5.5V	-40°C 至 +125°C	
最高 300 ksps	256.41 ns	1 TAD	5.0 kΩ	3.0V 至 5.5V	-40°C 至 +125°C	


注 1: 要使器件正常工作，必须使用外部 VREF- 和 VREF+ 引脚。建议电路请参见图 19-2。

dsPIC30F3010/3011

由于需要使用外部 VREF 引脚且配置过程中有一些不同之处，因此配置向导给出转换速率大于 500 ksps 时需要的设置值。忽略了对转换速率不起关键性作用的配置细节。

下图所示为转换速率大于 500 ksps 的建议电路。

图 19-2: ADC 参考电压原理图



19.7.1 1 Msps 配置向导

1 Msps 操作的配置取决于要采样一个输入引脚还是多个引脚。

19.7.1.1 一个模拟输入

一个模拟输入要以 1 Msps 进行转换，必须至少使能两个采样和保持通道。必须配置模拟输入复用器，以便相同的输入引脚连接都到采样和保持通道上。ADC 转换器转换保存在某个 S/H 通道上的值，而第二个 S/H 通道采集一个新的输入采样。

19.7.1.2 多个模拟输入

ADC 转换器还可使用采样和保持通道采样多个模拟输入。这种情况下，将总的 1 Msps 转换速率均分给多个输入信号。例如，每个信号可以 250 ksps 的速率采样四个输入或以 500 ksps 的速率采样两个输入。顺序采样必须用于此配置中，以保证每个输入上充足的采样时间。

19.7.1.3 1 Msps 配置项

要达到 1 Msps 转换率需要以下配置项。

- 满足表 20-2 中提供的条件
- 按图 19-2 所示的建议电路连接外部 VREF+ 和 VREF- 引脚
- 设置 ADCON1 寄存器中的 SSRC<2:0> = 111 以使能自动转换选项
- 通过将 ADCON1 寄存器中的 ASAM 控制位置 1 使能自动采样
- 通过清零 ADCON1 寄存器中的 SIMSAM 位使能顺序采样
- 通过写 ADCON2 寄存器中的 CHPS<1:0> 控制位至少使能两个采样和保持通道
- 向 ADCON2 寄存器中的 SMPI<3:0> 控制位写入两次中断间所需的转换次数。由于至少应使能两个采样和保持通道，所以最低应设置 SMPI<3:0> = 0001

- 将 A/D 时钟周期配置为：

$$\frac{1}{12 \times 1,000,000} = 83.33 \text{ ns}$$

通过写 ADCON3 寄存器中的 ADCS<5:0> 控制位

- 通过写 SAMC<4:0> = 00010 将采样时间配置为 2 TAD
- 通过写 ADCHS 寄存器，每个模拟输入引脚至少选择两个通道

19.7.2 750 ksps 配置向导

要达到 750 Msps 转换率需要以下配置项。该配置假设采样一个模拟输入。

- 满足表 20-2 中提供的条件
- 按图 19-2 中所示的建议电路连接外部 VREF+ 和 VREF- 引脚
- 设置 ADCON1 寄存器中的 SSRC<2:0> = 111 以使能自动转换选项
- 通过将 ADCON1 寄存器中的 ASAM 控制位置 1 使能自动采样
- 通过设置 ADCON2 寄存器中的 CHPS<1:0> = 00，使能一个采样和保持通道
- 向 ADCON2 寄存器中的 SMPI<3:0> 控制位写入两次中断间所需的转换次数
- 将 A/D 时钟周期配置为：

$$\frac{1}{(12 + 2) \times 750,000} = 95.24 \text{ ns}$$

通过写 ADCON3 寄存器中的 ADCS<5:0> 控制位

- 通过写下列将采样时间配置为 2 TAD：
SAMC<4:0> = 00010

19.7.3 600 ksps 配置向导

600 ksps 操作的配置取决于要采样一个输入引脚还是多个引脚。

19.7.3.1 一个模拟输入

一个模拟输入要以 600 ksps 进行转换，必须至少使能两个采样和保持通道。必须配置模拟输入复用器，以便相同的输入引脚连接到采样和保持通道上。ADC 转换器转换保存在某个 S/H 通道上的值，而第二个 S/H 通道采集新的输入采样。

19.7.3.2 多个模拟输入

ADC 转换器还可使用多个采样和保持通道采样多个模拟输入。这种情况下，将总的 600 ksps 转换速率均分给多个输入信号。例如，每个信号可以 150 ksps 的速率采样四个输入或以 300ksps 的速率采样两个输入。顺序采样必须用于此配置中，以保证每个输入上充足的采样时间。

19.7.3.3 600 ksps 配置项

要达到 600 Msps 转换率需要以下配置项。

- 满足表 20-2 中提供的条件
- 按图 19-2 中所示的建议电路连接外部 VREF+ 和 VREF- 引脚。
- 设置 ADCON1 寄存器中的 SSRC<2:0> = 111 以使能自动转换选项。
- 通过将 ADCON1 寄存器中的 ASAM 控制位置 1 使能自动采样
- 通过清零 ADCON1 寄存器中的 SIMSAM 位使能顺序采样
- 通过写 ADCON2 寄存器中的 CHPS<1:0> 控制位至少使能两个采样和保持通道
- 向 ADCON2 寄存器中的 SMPI<3:0> 控制位写入两次中断间所需的转换次数。由于至少应使能两个采样和保持通道，所以最低应设置 SMPI<3:0> = 0001
- 将 A/D 时钟周期配置为：

$$\frac{1}{12 \times 600,000} = 138.89 \text{ ns}$$

通过写 ADCON3 寄存器中的 ADCS<5:0> 控制位

- 通过写 SAMC<4:0> = 00010 将采样时间配置为 2 TAD

通过写 ADCHS 寄存器，每个模拟输入引脚至少选择两个通道


19.8 A/D 采集要求

10 位 ADC 的模拟输入模型如图 19-3 所示。ADC 总采样时间是内部放大器稳定时间、器件 VDD 和保持电容充电时间的函数。

为了使 ADC 达到规定的精确度，必须允许充电保持电容（CHOLD）充满至模拟输入引脚上的电平。信号源阻抗（Rs）、片内走线等效电阻（Ric）和内部采样开关（Rss）抗一起直接影响给电容器 CHOLD 充电所需要的时间。因此，模拟信号源的总阻抗必须足够的小，以保持电容在所选的采样时间内冲满电。要最大程度地降低漏电流对 A/D 转换器精度的影响，建议信号源阻抗 Rs 的最大值为 5 kΩ。选择（更改）模拟输入通道以后，必须在启动转换前完成采样。每次采样前，内部保持电容都处于放电状态。

用户必须允许至少 1 TAD 采样时间周期，TSAMP，在转换之间以允许采集每个采样。该采样时间由软件通过置位 / 清零 SAMP 位手动控制，或由 ADC 自动控制。在自动配置中，用户必须允许转换触发器之间有足够的的时间，以便得到最少的采样时间。请参见第 23.0 节“电气特性”中关于 TAD 和采样时间的要求。

图 19-3: ADC 模拟输入模型



19.9 模块掉电模式

该模块有 3 种内部电源模式。当 ADON 位是为 1 时，该模块处于 Active 模式；其供电充足且功能完善。当 ADON 是为 0 时，该模块处于 Off 模式。为了最大程度地省电，电路的数字和模拟部分被禁止。为了从 Off 模式返回到 Active 模式，用户必须等待 ADC 电路稳定下来。

19.10 CPU 休眠和空闲模式下的 ADC 操作

19.10.1 CPU 休眠模式下的 ADC 操作

当器件进入休眠模式时，模块的所有时钟源都被关闭并保持在逻辑 0。
如果在转换中途发生休眠，则转换被中止。从休眠模式中退出以后，转换器将不能继续完成剩余部分的转换。
器件进入休眠模式或从休眠模式退出不会影响寄存器的内容。

如果将 A/D 时钟源设置为 RC (ADRC = 1)，则 A/D 模块可在休眠模式下工作。选择 RC 时钟源时，在启动转换之前，ADC 模块会等待一个指令周期。这允许执行 SLEEP 指令，从而消除所有来自转换的数字开关噪声。转换完成后，将 DONE 位置 1，并将转换结果加载到 ADCBUF 寄存器。

如果允许 ADC 中断，器件将从休眠模式中唤醒。如果未允许 ADC 中断，虽然仍会将 ADON 位置 1，但 ADC 模块会被关闭。

19.10.2 CPU 空闲模式下的 ADC 操作

ADSIDL 位决定在空闲模式下模块是停止工作还是继续工作。如果 ADSIDL = 0，进入空闲模式时 A/D 模块会继续工作。如果 ADSIDL = 1，在空闲模式下模块会停止操作。

19.11 复位的影响

器件复位强制所有寄存器进入复位状态。这将强制关闭 ADC 模块，且将中止所有的转换和采集过程。ADCBUF 寄存器中的值不会被修改。上电复位后，A/D 结果寄存器将包含未知数据。

19.12 输出格式

ADC 结果为 10 位宽。数据缓冲器 RAM 也是 10 位宽。所以可以用 4 种不同格式中的一种读取这 10 位数据。FORM<1:0> 用于选择格式。每种输出格式都将被转换到数据总线上的一个 16 位结果。
写数据总是按右对齐（整数）格式进行。

图 19-4: ADC 输出数据格式

RAM 内容:		<table><tr><td>d09</td><td>d08</td><td>d07</td><td>d06</td><td>d05</td><td>d04</td><td>d03</td><td>d02</td><td>d01</td><td>d00</td></tr></table>										d09	d08	d07	d06	d05	d04	d03	d02	d01	d00
d09	d08	d07	d06	d05	d04	d03	d02	d01	d00												
读到总线:																					
有符号小数 (1.15)		<table><tr><td>$\overline{\text{d09}}$</td><td>d08</td><td>d07</td><td>d06</td><td>d05</td><td>d04</td><td>d03</td><td>d02</td><td>d01</td><td>d00</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr></table>	$\overline{\text{d09}}$	d08	d07	d06	d05	d04	d03	d02	d01	d00	0	0	0	0	0	0			
$\overline{\text{d09}}$	d08	d07	d06	d05	d04	d03	d02	d01	d00	0	0	0	0	0	0						
小数 (1.15)		<table><tr><td>d09</td><td>d08</td><td>d07</td><td>d06</td><td>d05</td><td>d04</td><td>d03</td><td>d02</td><td>d01</td><td>d00</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr></table>	d09	d08	d07	d06	d05	d04	d03	d02	d01	d00	0	0	0	0	0	0			
d09	d08	d07	d06	d05	d04	d03	d02	d01	d00	0	0	0	0	0	0						
有符号整数		<table><tr><td>$\overline{\text{d09}}$</td><td>$\overline{\text{d09}}$</td><td>$\overline{\text{d09}}$</td><td>$\overline{\text{d09}}$</td><td>$\overline{\text{d09}}$</td><td>$\overline{\text{d09}}$</td><td>$\overline{\text{d09}}$</td><td>d08</td><td>d07</td><td>d06</td><td>d05</td><td>d04</td><td>d03</td><td>d02</td><td>d01</td><td>d00</td></tr></table>	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	d08	d07	d06	d05	d04	d03	d02	d01	d00			
$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	$\overline{\text{d09}}$	d08	d07	d06	d05	d04	d03	d02	d01	d00						
整数		<table><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>d09</td><td>d08</td><td>d07</td><td>d06</td><td>d05</td><td>d04</td><td>d03</td><td>d02</td><td>d01</td><td>d00</td></tr></table>	0	0	0	0	0	0	d09	d08	d07	d06	d05	d04	d03	d02	d01	d00			
0	0	0	0	0	0	d09	d08	d07	d06	d05	d04	d03	d02	d01	d00						

19.13 配置模拟端口引脚

使用 ADPCFG 和 TRIS 寄存器控制 ADC 端口引脚的操作。若要将端口引脚配置为模拟输入引脚，则必须将相应的 TRIS 位置 1（输入）。如果 TRIS 位清零（输出），则将转换该引脚的数字输出电平（ V_{OH} 或 V_{OL} ）。

A/D 的操作与 CH0SA<3:0>/CH0SB<3:0> 位和 TRIS 位的状态无关。

读 PORT 寄存器时，所有配置为模拟输入通道的引脚都读为 0。

配置为数字输入的引脚不会转换模拟输入。任何定义为数字输入的引脚（包括 ANx 引脚）上的模拟电平可能导致输入缓冲器的电流消耗超出器件规范值。

19.14 连接注意事项

模拟输入与 V_{DD} 和 V_{SS} 之间连接有作为 ESD 保护的二极管。这要求该模拟输入范围在 V_{DD} 和 V_{SS} 之间。如果输入电压超出此范围 0.3V（任何方向上）以上，则其中一个二极管可能变为正向偏置，如果超过了输入电流规范值，可能会损坏器件。

有时需要外接一个 RC 滤波器来防止输入信号混叠。应选择适当的 R 元件以确保满足采样时间要求。任何与模拟输入引脚连接（通过高阻抗）的外部元件（电容和齐纳二极管等）在该引脚的漏电流均应极小。

表 19-2: ADC 寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
ADCBUF0	0280	—	—	—	—	—	—	ADC 数据缓冲器 0										0000 00uu uuuu uuuu
ADCBUF1	0282	—	—	—	—	—	—	ADC 数据缓冲器 1										0000 00uu uuuu uuuu
ADCBUF2	0284	—	—	—	—	—	—	ADC 数据缓冲器 2										0000 00uu uuuu uuuu
ADCBUF3	0286	—	—	—	—	—	—	ADC 数据缓冲器 3										0000 00uu uuuu uuuu
ADCBUF4	0288	—	—	—	—	—	—	ADC 数据缓冲器 4										0000 00uu uuuu uuuu
ADCBUF5	028A	—	—	—	—	—	—	ADC 数据缓冲器 5										0000 00uu uuuu uuuu
ADCBUF6	028C	—	—	—	—	—	—	ADC 数据缓冲器 6										0000 00uu uuuu uuuu
ADCBUF7	028E	—	—	—	—	—	—	ADC 数据缓冲器 7										0000 00uu uuuu uuuu
ADCBUF8	0290	—	—	—	—	—	—	ADC 数据缓冲器 8										0000 00uu uuuu uuuu
ADCBUF9	0292	—	—	—	—	—	—	ADC 数据缓冲器 9										0000 00uu uuuu uuuu
ADCBUFA	0294	—	—	—	—	—	—	ADC 数据缓冲器 10										0000 00uu uuuu uuuu
ADCBUFB	0296	—	—	—	—	—	—	ADC 数据缓冲器 11										0000 00uu uuuu uuuu
ADCBUFC	0298	—	—	—	—	—	—	ADC 数据缓冲器 12										0000 00uu uuuu uuuu
ADCBUFD	029A	—	—	—	—	—	—	ADC 数据缓冲器 13										0000 00uu uuuu uuuu
ADCBUFE	029C	—	—	—	—	—	—	ADC 数据缓冲器 14										0000 00uu uuuu uuuu
ADCBUFF	029E	—	—	—	—	—	—	ADC 数据缓冲器 15										0000 00uu uuuu uuuu
ADCON1	02A0	ADON	—	ADSIDL	—	—	—	ICI<1:0>		SSRC<2:0>			—	SIMSAM	ASAM	SAMP	DONE	0000 0000 0000 0000
ADCON2	02A2	VCFG<2:0>			—	—	CSCNA	CHPS<1:0>		BUFS	—	SMPI<3:0>				BUFM	ALTS	0000 0000 0000 0000
ADCON3	02A4	—	—	—	SAMC<4:0>					ADRC	—	ADCS<5:0>						0000 0000 0000 0000
ADCHS	02A6	CH123NB<1:0>		CH123SB	CH0NB	CH0SB<3:0>				CH123NA<1:0>		CH123SA	CH0NA	CH0SA<3:0>				0000 0000 0000 0000
ADPCFG	02A8	—	—	—	—	—	—	—	PCFG8*	PCFG7*	PCFG6*	PCFG5	PCFG4	PCFG3	PCFG2	PCFG1	PCFG0	0000 0000 0000 0000
ADCSSL	02AA	—	—	—	—	—	—	—	CSSL8*	CSSL7*	CSSL6*	CSSL5	CSSL4	CSSL3	CSSL2	CSSL1	CSSL0	0000 0000 0000 0000

图注: u = 未初始化的位; — = 未实现位; * = 在 dsPIC30F3010 中不存在

注 1: 有关寄存器位域的描述, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。不是所有外设及其相应的位都可在此器件中使用。

注：

20.0 系统集成

注：本数据手册总结了 dsPIC30F 系列器件的功能，但并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明以及通用器件功能的更多信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

本系列器件的下列功能，旨在最大限度地提高系统可靠性、通过减少外部元件将成本降至最低、提供省电工作模式以及提供代码保护：

- 振荡器选择
- 复位
 - 上电复位 (POR)
 - 上电延时定时器 (PWRT)
 - 振荡器起振定时器 (OST)
 - 可编程欠压复位 (BOR)
- 看门狗定时器 (WDT)
- 省电模式 (休眠和空闲)
- 代码保护
- 器件 ID 单元
- 在线串行编程 (ICSP)

dsPIC30F 器件具有一个看门狗定时器，它可以通过配置位被永久使能，或用软件控制。它凭借自身的 RC 振荡器来运行，以便提升可靠性。有两个定时器在上电时提供必须的延时。一个是振荡器起振定时器 (OST)，它用于在晶振稳定前将芯片保持在复位状态。另一个是上电延时定时器 (PWRT)，它仅在上电时提供延时，用于在电源稳定期间将部件保持在复位状态。有了这两个片上定时器，大多数应用不再需要外部复位电路。

休眠模式旨在提供一个电流极低的掉电模式。用户可通过外部复位、看门狗定时器唤醒或中断将器件从休眠模式唤醒。有几种振荡器选项可使部件满足更广范围的应用。在空闲模式下，时钟源仍然处于活动状态，但 CPU 是关闭的。RC 振荡器选项可节省系统成本，而 LP 晶振选项可以减少功耗。

20.1 振荡器系统概述

dsPIC30F 振荡器系统具有以下模块和特性：

- 可选择多种外部和内部振荡器作为时钟源
- 用于提高内部工作频率的片上 PLL
- 在多种时钟源之间进行切换的时钟切换机制
- 用于系统节能的可编程时钟后分频器
- 检测时钟故障并采取故障保护措施的故障保护时钟监视器 (FSCM)
- 时钟控制寄存器 OSCCON
- 用于主振荡器选择的配置位

配置位确定上电复位和欠压复位时的时钟源。此后，可在允许的时钟源之间切换时钟源。OSCCON 寄存器控制时钟切换。并反映与系统时钟相关的状态位。

表 20-1 汇总了 dsPIC30F 振荡器工作模式。图 20-1 显示了振荡器系统的简化框图。


dsPIC30F3010/3011

表 20-1: 振荡器工作模式

振荡器模式	说明
XTL	OSC1:OSC2 上的晶振频率为 200 kHz-4 MHz。
XT	OSC1:OSC2 上的晶振频率为 4 MHz-10 MHz。
XT w/ PLL 4x	OSC1:OSC2 上的晶振频率为 4 MHz-10 MHz，使能 4x PLL。
XT w/ PLL 8x	OSC1:OSC2 上的晶振频率为 4 MHz-10 MHz，使能 8x PLL。
XT w/ PLL 16x	OSC1:OSC2 上的晶振频率为 4 MHz-10 MHz，使能 16x PLL ⁽¹⁾ 。
LP	SOSCO:SOSCI ⁽²⁾ 上的晶振频率为 32 kHz。
HS	10 MHz-25 MHz 晶振频率。
HS/2 w/PLL 4x	晶振频率为 10 MHz-25 MHz，2 分频，使能 4x PLL。
HS/2 w/PLL 8x	晶振频率为 10 MHz-25 MHz，2 分频，使能 8x PLL。
HS/2 w/PLL 16x	晶振频率为 10 MHz-25 MHz，2 分频，使能 16x PLL ⁽¹⁾ 。
HS/3 w/PLL 4x	晶振频率为 10 MHz-25 MHz，3 分频，使能 4x PLL。
HS/3 w/PLL 8x	晶振频率为 10 MHz-25 MHz，3 分频，使能 8x PLL。
HS/3 w/PLL 16x	晶振频率为 10 MHz-25 MHz，3 分频，使能 16x PLL ⁽¹⁾ 。
EC	外部时钟输入（0-40 MHz）
ECIO	外部时钟输入（0-40 MHz），OSC2 引脚为 I/O。
EC w/PLL 4x	外部时钟输入（4-10 MHz），OSC2 引脚为 I/O，使能 4x PLL ⁽¹⁾ 。
EC w/PLL 8x	外部时钟输入（4-10 MHz），OSC2 引脚为 I/O，使能 8x PLL ⁽¹⁾ 。
EC w/PLL 16x	外部时钟输入（4-10 MHz），OSC2 引脚为 I/O，使能 16x PLL ⁽¹⁾ 。
ERC	外部 RC 振荡器，OSC2 引脚为 Fosc/4 输出 ⁽³⁾ 。
ERCIO	外部 RC 振荡器，OSC2 引脚为 I/O ⁽³⁾ 。
FRC	8 MHz 内部 RC 振荡器。
FRC w/PLL 4x	7.37 MHz 内部 RC 振荡器，使能 4x PLL。
FRC w/PLL 8x	7.37 MHz 内部 RC 振荡器，使能 8x PLL。
FRC w/PLL 16x	7.37 MHz 内部 RC 振荡器，使能 16xPLL。
LPRC	512 kHz 内部 RC 振荡器。

- 注 1: 必须满足 dsPIC30F 最大工作频率为 120 MHz 的要求。
- 2: LP 振荡器可简便地用作系统时钟和 Timer1 的实时时钟。
- 3: 需要外部 R 和 C。工作频率最高为 4 MHz。

图 20-1: 振荡器系统框图



dsPIC30F3010/3011

20.2 振荡器配置

20.2.1 初始时钟源选择

当退出上电复位或欠压复位时，器件将根据以下各项选择时钟源：

- a) FOS<2:0> 配置位选择四个振荡器组其中之一，
- b) FPR<4:0> 配置位在主振荡器组中的 15 个振荡器选项中选择一个。

选择细节如表 20-2 所示。

20.2.2 振荡器起振定时器（OST）

为了确保晶振（或陶瓷谐振器）已启振并达到稳定状态，需要使用一个振荡器起振定时器。它就是一个 10 位计数器，在将振荡器时钟释放给系统其他部分之前，该计数器可计数 1024 T_{osc} 个周期。超时周期表示为 T_{ost}。每次振荡器重启时（即在 POR、BOR 以及从休眠模式唤醒时）都要经过 T_{ost} 时间。振荡器起振定时器可应用于 LP 振荡器和主振荡器的 XT、XTL 和 HS 模式（从休眠中唤醒、POR 和 BOR）。

表 20-2: 时钟选择的配置位值

振荡器模式	振荡源	FOS<2:0>			FPR<4:0>					OSC2 功能
ECIO w/PLL 4x	PLL	1	1	1	0	1	1	0	1	I/O
ECIO w/PLL 8x	PLL	1	1	1	0	1	1	1	0	I/O
ECIO w/PLL 16x	PLL	1	1	1	0	1	1	1	1	I/O
FRC w/PLL 4X	PLL	1	1	1	0	0	0	0	1	I/O
FRC w/PLL 8x	PLL	1	1	1	0	1	0	1	0	I/O
FRC w/PLL 16x	PLL	1	1	1	0	0	0	1	1	I/O
XT w/ PLL 4x	PLL	1	1	1	0	0	1	0	1	OSC2
XT w/ PLL 8x	PLL	1	1	1	0	0	1	1	0	OSC2
XT w/ PLL 16x	PLL	1	1	1	0	0	1	1	1	OSC2
HS2 w/PLL 4x	PLL	1	1	1	1	0	0	0	1	OSC2
HS2 w/PLL 8x	PLL	1	1	1	1	0	0	1	0	OSC2
HS2 w/PLL 16x	PLL	1	1	1	1	0	0	1	1	OSC2
HS3 w/PLL 4x	PLL	1	1	1	1	0	1	0	1	OSC2
HS3 w/PLL 8x	PLL	1	1	1	1	0	1	1	0	OSC2
HS3 w/PLL 16x	PLL	1	1	1	1	0	1	1	1	OSC2
ECIO	外部	0	1	1	0	1	1	0	0	I/O
XT	外部	0	1	1	0	0	1	0	0	OSC2
HS	外部	0	1	1	0	0	0	1	0	OSC2
EC	外部	0	1	1	0	1	0	1	1	CLKO
ERC	外部	0	1	1	0	1	0	0	1	CLKO
ERCIO	外部	0	1	1	0	1	0	0	0	I/O
XTL	外部	0	1	1	0	0	0	0	0	OSC2
LP	辅助	0	0	0	X	X	X	X	X	(注 1 和注 2)
FRC	内部 FRC	0	0	1	X	X	X	X	X	(注 1 和注 2)
LPRC	内部 LPRC	0	1	0	X	X	X	X	X	(注 1 和注 2)

- 注 1: OSC2 引脚功能由 FPR<4:0> 决定。
- 注 2: OSC1 引脚不能用作 I/O 引脚，即使始终选择辅助振荡器或内部时钟源也是如此。

20.2.3 LP 振荡器控制

使用以下两个元素使能 LP 振荡器：

1. 当前振荡器组位 $COSC<2:0>$
2. $LPOSCEN$ 位 ($OSCCON$ 寄存器)

如果 $LPOSCEN = 1$ ，则 LP 振荡器使能（即使在休眠模式中）。以下条件下，LP 振荡器用作器件时钟：

- $COSC<1:0> = 00$ （选 LP 作为主振荡器）且
- $LPOSCEN = 1$

保持 LP 振荡器总是使能将允许快速切换到 32 kHz 系统时钟以实现低功耗工作。返回到更快速的主振荡器仍然需要起振延时。

20.2.4 锁相环（PLL）

PLL 可对主振荡器产生的时钟进行倍频处理。PLL 的可选增益有 x4、x8 和 x16。表 20-3 总结了输入和输出频率范围。

表 20-3: PLL 频率范围

Fin	PLL 倍频器	Fout
4 MHz-10 MHz	x4	16 MHz-40 MHz
4 MHz-10 MHz	x8	32 MHz-80 MHz
4 MHz-7.5 MHz	x16	64 MHz-120 MHz

PLL 具有一个锁定输出，当 PLL 进入锁相状态时，此锁定输出有效。如果锁相环锁定失败（例如，由于噪音），则锁定信号将变为无效。由 $OSCCON$ 寄存器中的只读 $LOCK$ 位反映此信号的状态。

20.2.5 快速 RC 振荡器（FRC）

FRC 振荡器是一个快速（标称值 7.37 MHz $\pm$ 2%）的内部 RC 振荡器。此振荡器旨在提供合理的器件工作速度，而无需使用外部晶振、陶瓷谐振器或 RC 网络。FRC 振荡器可与 PLL 一起使用以获得更高的时钟频率。

只要 $OSCCON$ 寄存器 ($OSCCON<13:12>$) 中的当前振荡器选择控制位设置为 01，dsPIC30F 就会使用 FRC 振荡器进行工作。

由 $UN<3:0>$ ($OSCTUN<3:0>$) 指定的 4 位位域允许用户调整内部 RC 振荡器（标称值 7.37 MHz）。用户可按 1.50% 的步长对出厂校准设置在 +10.5% (840 kHz) 和 -12% (960 kHz) 范围内进行调节，参见表 20-4。

如果 $OSCCON<14:12>$ 设置为 111 且 $FPR<4:0>$ 设置为 00101、00110 或 00111，则 PLL 将分别应用 4、8 或 16 的倍频器。

注：使用 16x PLL 时，不能将 FRC 频率调整到 7.5 MHz 以上。

表 20-4: FRC 调节

TUN<3:0> 位	FRC 频率
0111	+ 10.5%
0110	+ 9.0%
0101	+ 7.5%
0100	+ 6.0%
0011	+ 4.5%
0010	+ 3.0%
0001	+ 1.5%
0000	中心频率（振荡器运行在校准频率下）
1111	- 1.5%
1110	- 3.0%
1101	- 4.5%
1100	- 6.0%
1011	- 7.5%
1010	- 9.0%
1001	- 10.5%
1000	- 12.0%

20.2.6 低功耗 RC 振荡器（LPRC）

LPRC 振荡器是看门狗定时器（WDT）的组件，其标称振荡频率为 512 kHz。同时 LPRC 振荡器也是上电延时定时器（PWRT）电路、WDT 和时钟监视器电路的时钟源。在对低功耗要求高而对时序精度要求不高的场合下，LPRC 振荡器也可以用作低频时钟源。

由于 LPRC 振荡器是 PWRT 的时钟源，所以该振荡器在上电复位时总是使能。PWRT 超时后，下列条件中的一个为 true 时，LPRC 振荡器将保持使能：

- 故障保护时钟监视器使能
- WDT 使能
- 通过 $OSCCON$ 寄存器中的 $COSC<1:0>$ 控制位选择 LPRC 振荡器作为系统时钟。

如果以上条件中有一个不为 true，则 LPRC 将在 PWRT 超时后关闭。

注 1: $OSC2$ 引脚功能由主振荡器模式选择位 $FPR<3:0>$ 确定。

2: $OSC1$ 引脚不能用作 I/O 引脚，即使始终选择辅助振荡器或内部时钟源也是如此。

20.2.7 故障保护时钟监视器

故障保护时钟监视器（FSCM）使器件即使在发生振荡器故障时也能继续工作。可通过适当地编程 FOSC 器件配置寄存器中的 FCKSM 配置位（时钟切换和监视选择位）使能 FSCM 功能。如果使能了 FSCM 功能，则 LPRC 内部振荡器将始终保持运行（休眠模式除外）且不受 SWDTEN 位的控制。

发生振荡器故障时，FSCM 将产生时钟故障陷阱事件，并将系统时钟切换为 FRC 振荡器。随后用户可选择尝试重启振荡器或执行受控关闭。用户只需将复位地址装载到振荡器故障陷阱向量，就可以将陷阱作为热复位对待。在这种情况下，一旦识别出时钟故障，CF（Clock Fail，时钟故障）状态位（OSCCON<3>）也将置 1。

发生时钟故障时，WDT 不受影响，并继续依靠 LPRC 时钟运行。

在退出 POR、BOR 或休眠模式后，如果振荡器起振时间很长，则可能会发生在振荡器起振前 PWRT 定时器已超时的情况。这种情况下，FSCM 将被激活且产生一个时钟故障陷阱，同时 COSC<1:0> 位将装载 FRC 振荡器选择。这实际上关闭了先前试图启动的振荡器。

用户可能检测到此情形，并在时钟故障陷阱 ISR 中并重启振荡器。

进行时钟故障检测时，FSCM 模块会将时钟切换为 FRC 振荡器，如下：

1. 将 FRC 振荡器选择值载入 COSC 位（OSCCON<13:12>）。
2. 将 CF 位（OSCCON<3>）置 1。
3. 清零 OSWEN 控制位（OSCCON<0>）。

为了进行时钟切换，时钟源被分为以下四组：

1. 主振荡器
2. 辅助振荡器
3. 内部 FRC
4. 内部 LPRC

用户可在这些功能组间进行切换，但不能在组内选项间进行切换。如果选择了主振荡器组，则该组内的选择始终由 FPR<3:0> 配置位确定。

OSCCON 寄存器保存与时钟切换相关的控制位和状态位。

- COSC<1:0>：只读状态位，始终反映当前有效的振荡器组。
- NOSC<1:0>：控制位，对其进行写操作可选择新振荡器组。
 - 在 POR 和 BOR 时，将配置位值 FOS<1:0> 装载到 COSC<1:0> 和 NOSC<1:0> 中。
- LOCK：LOCK 状态位，指示 PLL 锁定。
- CF：只读状态位，指示是否检测到了时钟故障。
- OSWEN：控制位，当启动一个时钟转换序列时，由 0 变为 1。清零 OSWEN 控制位将中止正在进行的时钟切换（用于挂起情况）。

如果配置位 FCKSM<1:0> = 1x，则时钟切换和故障保护时钟监视器功能将被禁止。这是默认的配置位设置。

如果禁止了时钟切换，则 FOS<1:0> 和 FPR<3:0> 位直接控制振荡器选择，而 COSC<1:0> 位不再控制时钟选择。但是，这些位将反映时钟源选择。

注： 当使能故障保护时钟监视器时，应用程序不应尝试切换到频率低于 100 kHz 的时钟。如果执行了此类时钟切换，器件可能会产生一个振荡器故障陷阱并切换到快速 RC 振荡器。

20.2.8 防止意外写入 OSCCON

由于 OSCCON 寄存器控制时钟切换和时钟分频，一次特意将写入其的操作涉及的很复杂。

要写入 OSCCON 低字节，必须执行以下代码序列，且期间不准插入其他任何指令：

```
Byte Write "0x46" to OSCCON low
Byte Write "0x57" to OSCCON low
```

允许在一个指令周期内对 OSCCON 进行字节写操作。写入所需值并使用位操作指令。

要写入 OSCCON 高字节，必须执行以下指令，且其间不准插入其他任何指令：

```
Byte Write "0x78" to OSCCON high
Byte Write "0x9A" to OSCCON high
```

允许在一个指令周期内对 OSCCON 进行字节写操作。写入所需值并使用位操作指令。

20.3 复位

dsPIC30F3010/3011 的各种复位有所不同：

- a) 上电复位（POR）
- b) 正常工作时的 $\overline{\text{MCLR}}$ 复位
- c) 休眠期间的 $\overline{\text{MCLR}}$ 复位
- d) 看门狗定时器（WDT）复位（正常工作期间）
- e) 可编程欠压复位（BOR）
- f) RESET 指令
- g) 由陷阱锁定导致的复位（TRAPR）
- h) 由非法操作码或将一个未初始化的W寄存器作为地址指针（IOPUWR）而导致的复位。


不同寄存器再各种复位条件下所受影响也不同。大多数寄存器不受 WDT 唤醒的影响，因为 WDT 唤醒被看作是恢复正常操作。RCON 寄存器中的状态位在不同复位条件下的置1或清零状态也将不同，如表 20-5所示。可在软件中使用这些位来确定复位性质。

图 20-2 给出了片上复位电路的框图。

$\overline{\text{MCLR}}$ 复位路径上装有一个MCLR噪音滤波器。该滤波器检测并虑除小脉冲。

内部产生的复位 不会将 $\overline{\text{MCLR}}$ 引脚驱动为低电平。

图 20-2: 复位系统框图



20.3.1 POR: 上电复位

上电事件会在检测到 VDD 上升时产生一个内部 POR 脉冲。在标称值为 1.85V 的 POR 电路门限电压（VPOR）发生复位脉冲。器件电源电压特性必须满足指定的起始电压和上升速率要求。POR 脉冲将复位 POR 定时器并将器件置于复位状态。POR 也选择由振荡器配置熔丝所标识的器件时钟源。

POR 电路插入一小段延时 TPOR，其标称值为 10 μs ，并确保了器件偏置电路稳定。另外，应用了一个用户可选择的上电延时超时时间（TPWRT）。TPWRT 参数基于器件配置位，可以为 0 ms（无延时）、4 ms、16 ms 或 64 ms。器件上电时的总延时为 TPOR + TPWRT。这些延时超时后，SYSRST 会在 Q1 时钟的下一前沿翻转，且 PC 将跳到复位向量。

$\overline{\text{SYSRST}}$ 信号的时序如图 20-3 至图 20-5 所示。

图 20-3: 上电延时序列 ($\overline{\text{MCLR}}$ 连接到 VDD)




图 20-4: 上电延时序列 ($\overline{\text{MCLR}}$ 未连接到 VDD): 情形 1





图 20-5: 上电延时序列 ($\overline{\text{MCLR}}$ 未连接到 VDD): 情形 2



20.3.1.1 具有长晶振起振时间的 POR (FSCM 已使能)

振荡器起振电路不与 POR 电路连接。一些晶振电路（尤其是低频晶振）的起振时间相对较长。因此，POR 定时器和 PWRT 超时后，有可能会发生以下一种或多种情况：

- 振荡电路未起振。
- 振荡器起振定时器尚未超时（如果使用了晶振）。
- PLL 未实现锁定（如果使用了 PLL）。

如果使能了 FSCM 且以上情况之一成立，则发生时钟故障陷阱。器件自动将时钟切换至 FRC 振荡器，且用户可在陷阱 ISR 中将时钟切换到所需的晶振。

20.3.1.2 在无 FSCM 和 PWRT 条件下工作

如果 FSCM 和上电延时定时器（PWRT）均被禁止，则器件在上电时会快速地从复位中退出。如果时钟源为 FRC、LPRC、EXTRC 或 EC，则器件将立即激活。

如果已禁止了 FSCM 且系统时钟尚未启动，则器件在系统时钟启动前在复位向量保持冻结状态。在用户看来，器件在系统时钟可用前似乎处于复位状态。

20.3.2 BOR：可编程欠压复位

BOR（欠压复位）模块基于内部电压参考电路。BOR 模块的主要作用是发生欠压条件时产生器件复位。欠压条件通常是由 AC 主干线上的毛刺（即，由于不良电源传输线路导致的 AC 周期波形部分缺失，或导通一个大的感性负载时电流消耗过大而引起电压下降）引起的。

BOR 模块允许选择以下电压跳变点其中之一：

- 2.6V-2.71V
- 4.1V-4.4V
- 4.58V-4.73V


注： 这里所指的 BOR 电压跳变点是标称值，仅供设计参考之用。

BOR 将产生一个复位脉冲，将器件复位。BOR 将根据器件配置位值（FOS<1:0> 和 FPR<3:0>）选择时钟源。此外，如果选择了振荡器模式，则 BOR 将激活振荡器起振定时器（OST）。系统时钟暂停，直到 OST 超时为止。如果使用 PLL，则时钟将暂停，直到 LOCK 位（OSCCON<5>）变为 1 为止。

同时，在内部复位结束前，将应用 POR 延时（TPOR）和 PWRT 延时（Tpwr）。如果 Tpwr = 0 且正在使用晶振，则应用 TFSCM = 100 μs 的标称延时。该情形下的总延时为（TPOR + Tfscm）。

BOR 状态位（RCON<1>）将置 1，表示已发生了 BOR。如果使能 BOR 电路，它将在休眠或空闲模式下继续工作，且将在 VDD 降低到低于 BOR 门限电压时复位器件。

图 20-6： 外部上电复位电路（用于 VDD 缓慢上电的情况）



注： 也可使用 MCP1XX 和 MCP8XX 等专用监视器件作为外部上电复位电路。

dsPIC30F3010/3011

表 20-5 显示了 RCON 寄存器的复位状态。因为 RCON 寄存器中的控制位是可读写的，表中的信息表示在状态列中指定的动作之前所有位均无效。

表 20-5: RCON 寄存器初始化状态 情形 1

条件	程序计数器	TRAPR	IOPUWR	EXTR	SWR	WDTO	IDLE	SLEEP	POR	BOR
上电复位	0x000000	0	0	0	0	0	0	0	1	1
欠压复位	0x000000	0	0	0	0	0	0	0	0	1
正常工作时的 $\overline{\text{MCLR}}$ 复位	0x000000	0	0	1	0	0	0	0	0	0
正常工作时的软件复位	0x000000	0	0	0	1	0	0	0	0	0
休眠期间的 $\overline{\text{MCLR}}$ 复位	0x000000	0	0	1	0	0	0	1	0	0
空闲时的 $\overline{\text{MCLR}}$ 复位	0x000000	0	0	1	0	0	1	0	0	0
WDT 超时复位	0x000000	0	0	0	0	1	0	0	0	0
WDT 唤醒	PC + 2	0	0	0	0	1	0	1	0	0
通过中断从休眠唤醒	PC + 2 ⁽¹⁾	0	0	0	0	0	0	1	0	0
时钟故障陷阱	0x000004	0	0	0	0	0	0	0	0	0
陷阱复位	0x000000	1	0	0	0	0	0	0	0	0
非法操作陷阱	0x000000	0	1	0	0	0	0	0	0	0

图注: u = 不变, x = 未知

注 1: 当由于允许的中断而唤醒时, PC 中将装载相应的中断向量。

表 20-6 显给出了 RCON 寄存器位状态的第二个示例。在此情形中, 假设用户在发生状态列中指定的动作之前未置 1/ 清零特定位。

表 20-6: RCON 寄存器初始化状态 情形 2

状态	程序计数器	TRAPR	IOPUWR	EXTR	SWR	WDTO	IDLE	SLEEP	POR	BOR
上电复位	0x000000	0	0	0	0	0	0	0	1	1
欠压复位	0x000000	u	u	u	u	u	u	u	0	1
正常工作时的 $\overline{\text{MCLR}}$ 复位	0x000000	u	u	1	0	0	0	0	u	u
正常工作时的软件复位	0x000000	u	u	0	1	0	0	0	u	u
休眠期间的 $\overline{\text{MCLR}}$ 复位	0x000000	u	u	1	u	0	0	1	u	u
空闲时的 $\overline{\text{MCLR}}$ 复位	0x000000	u	u	1	u	0	1	0	u	u
WDT 超时复位	0x000000	u	u	0	0	1	0	0	u	u
WDT 唤醒	PC + 2	u	u	u	u	1	u	1	u	u
通过中断从休眠唤醒	PC + 2 ⁽¹⁾	u	u	u	u	u	u	1	u	u
时钟故障陷阱	0x000004	u	u	u	u	u	u	u	u	u
陷阱复位	0x000000	1	u	u	u	u	u	u	u	u
非法操作复位	0x000000	u	1	u	u	u	u	u	u	u

图注: u = 不变, x = 未知

注 1: 当由于允许的中断唤醒时, PC 中将装载相应的中断向量。

20.4 看门狗定时器 (WDT)

20.4.1 看门狗定时器工作原理

看门狗定时器 (WDT) 的主要功能是发生软件故障时复位处理器。WDT 是一个自由运行的定时器，它独立于片上 RC 振荡器运行，无需外部器件。因此，即使主处理器时钟（如晶振）发生故障，WDT 定时器也会继续工作。

20.4.2 使能和禁止 WDT

只通过配置寄存器 FWDEN 中的配置位 (FWDEN) “使能”或“禁止”看门狗定时器。

设置 FWDEN = 1 将使能看门狗定时器。编程器件时完成此使能操作。默认情况下，片擦除后，FWDEN 位=1。任何能编程 dsPIC30F 器件的编程器都可编程此位和其他配置位。

如果使能 WDT，它将递增直到溢出或“超时”。WDT 超时时将强制器件复位（休眠期间例外）。要防止 WDT 超时，用户必须使用 CLRWDEN 指令清零看门狗定时器。

如果 WDT 在休眠期间发生超时，器件将唤醒。RCON 寄存器中的 WDT0 位将清零，以表示由于 WDT 超时而导致发生唤醒事件。

设置 FWDEN = 0 将允许用户软件通过 SWDEN (RCON<5>) 控制位使能/禁止看门狗定时器。

20.5 省电模式

有两种可通过执行特殊指令 PWRSAV 进入的省电状态。

即：休眠和空闲。

PWRSAV 指令的格式如下：

PWRSAV <parameter>，其中“parameter”定义空闲或休眠模式。

20.5.1 休眠模式

在休眠模式中，到 CPU 和外设的时钟被关闭。如果正在使用片上振荡器，此振荡器将被关闭。

在休眠期间，由于没有要监视器的时钟，故障保护监视器不起作用。但是，如果 WDT 在休眠期间工作，则 LPRC 时钟保持活动状态。

如果使能了欠压保护电路和低电压检测电路，它们将在休眠期间继续工作。

若发生下列任何一种情况，处理器将从休眠中唤醒：

- 任何单独允许且满足所需优先级的中断
- 任何复位 (POR、BOR 和 MCLR)
- WDT 超时

从休眠模式中唤醒时，处理器将重启进入休眠模式前处于活动状态的时钟。使能了时钟切换后，COSC<1:0> 位将确定唤醒时要使用的振荡源。如果禁止时钟切换，则只有一个系统时钟。

注： 如果发生 POR 或 BOR，则根据 FOS<1:0> 和 FPR<3:0> 配置位选择振荡器。

如果时钟源为振荡器，则器件时钟将暂停，直到 OST 超时为止（表示振荡器稳定）。如果使用了 PLL，则系统时钟暂停，直到 LOCK = 1 为止（指表示 PLL 稳定）之。上述两种情况下，都应用了 Tpor、Tlock 和 Tpwrt 延迟。

如果使用了 EC、FRC、LPRC 或 EXTRC 振荡器，则应用 Tpor（约 10 μs）的延时。这是从休眠中唤醒时的可能的最小延时。

此外，如果 LP 振荡器在休眠期间为活动的，且 LP 为唤醒时所用的振荡器，则起振延时等于 Tpor。不应用 PWRT 延时和 OST 定时器延时。为了获得从休眠唤醒时的最小可能起振延时，应在进入休眠前选择一个快速唤醒选项。

任何单独允许（使用相应的 **IE** 位）并满足主导优先级的中断将能够唤醒处理器。处理器将处理中断并跳转到 **ISR**。 **RCON** 寄存器中的休眠状态位在唤醒时置 1。

注： 尽管应用了各种延时（**Tpor**、**TLOCK** 和 **Tpwrt**），晶振（和 **PLL**）在超时时可能处于非活动状态（例如，低频晶振）。如果使能 **FSCM**，则器件会将此情况检测为时钟故障并处理时钟故障陷阱，**FRC** 振荡器将被使能，且用户将需要重新使能晶振。如果未使能 **FSCM**，器件将直接暂停代码执行，直到时钟稳定为止，并在振荡器时钟启动前保持在休眠状态。

所有复位会将处理器从休眠模式中唤醒。除 **POR** 以外的任何复位都会将休眠状态位置 1。在 **POR** 中，休眠位被清零。

如果使能了看门狗定时器，则处理器将在 **WDT** 超时时从休眠模式唤醒。休眠状态位和 **WDTO** 状态位同时置 1。

20.5.2 空闲模式

在空闲模式中，到 **CPU** 的时钟被关闭，而到外设的时钟继续运行。与休眠模式不同，时钟源保持活动状态。

有几个外设在其各自模块中具有控制位，允许其在空闲模式继续工作。

如果使能了时钟故障检测，则 **LPRC** 故障保护时钟保持活动状态。

如果以下条件中至少有一个为 **true**，则处理器将从空闲模式中唤醒：

- 任何被单独允许（**IE** 位为 1）且满足所需的优先级的中断
- 任何复位（**POR**、**BOR** 和 **MCLR**）
- **WDT** 超时

从空闲模式唤醒时，时钟将被重新应用到 **CPU**，且指令立即从 **PWRSV** 指令的下一条指令开始执行。

任何单独允许（使用 **IE** 位）并满足主主导优先级的中断都能够唤醒处理器。处理器将处理中断并跳转到 **ISR**。 **RCON** 寄存器中的空闲状态位在唤醒时置 1。

除 **POR** 以外的任何复位会将空闲状态位置 1。 **POR** 时，空闲位被清零。

如果使能了看门狗定时器，则处理器将在 **WDT** 超时时从空闲模式唤醒。空闲状态位和 **WDTO** 状态位均被置 1。

与从休眠中唤醒不同，从空闲中唤醒时无延时。

20.6 器件配置寄存器

各器件配置寄存器的配置位指定一些器件模式，并由器件编程器或通过使用器件的在线串行编程（**ICSP**）功能进行编程。各器件配置寄存器均为 24 位寄存器，但仅使用各寄存器的低 16 位保存配置数据。有 4 个器件配置寄存器可供用户使用：

1. **FOSC**（**0xF80000**）：振荡器配置寄存器
2. **FWDT**（**0xF80002**）：看门狗定时器配置寄存器
3. **FBORPOR**（**0xF80004**）：**BOR** 和 **POR** 配置寄存器
4. **FGS**（**0xF8000A**）：通用代码段配置寄存器

在器件编程器中选择器件时，配置位的位置是自动处理的。可在源代码（取决于所使用的语言工具）中或通过编程接口指定所需的配置位状态。器件编程后，应用软件可通过表读指令读取配置位值。更多信息，请参考器件的编程规范。

注： 如果已编程了代码保护配置熔丝位（**FGS<GCP>** 和 **FGS<GWRP>**），则只可能在 **VDD ≥ 4.5V** 时才能够擦除整个代码保护器件。

20.7 在线调试器

如果选择 MPLAB® ICD 2 作为调试器，将使能在线调试功能。这一功能允许结合 MPLAB IDE 进行一些简单的调试。当器件使能了该功能后，一些资源不能将不能通用。这些资源包括数据 RAM 的前 80 个字节和两个 I/O 引脚。

用户可使用 MPLAB IDE 中的配置选项选择 4 对调试 I/O 引脚中的一对。这些引脚对命名为 EMUD/EMUC、EMUD1/EMUC1、EMUD2/EMUC2 和 EMUD3/EMUC3。

在各种情况下，所选的 EMUD 引脚为仿真 / 调试数据线，而 EMUC 引脚为仿真 / 调试时钟线。这些引脚将与 MPLAB ICD 2 模块（可从 Microchip 获取）连接。MPLAB ICD 2 使用所选的调试 I/O 引脚对发送命令和接收响应，以及发送和接收数据。要使用器件的在线调试功能，在设计中必须实现到 MCLR、VDD、VSS、PGC、PGD 和所选的 EMUDx/EMUCx 引脚对的 ICSP 连接。

这将产生两种可能：

1. 如果 EMUD/EMUC 被选为调试 I/O 引脚对，则只需要一个 5 引脚的接口，因为在所有的 dsPIC30F 器件中，EMUD 和 EMUC 引脚功能是与 PGD 和 PGC 引脚功能复用的。
2. 如果 EMUD1/EMUC1，EMUD2/EMUC2 或 EMUD3/EMUC3 被选为调试 I/O 引脚对，则需要一个 7 引脚的接口，因为 EMUDx/EMUCx 引脚功能（x=1、2 或 3）不与 PGD 和 PGC 引脚功能复用。

表 20-7: 系统集成寄存器映射⁽¹⁾

SFR 名称	地址	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	复位状态
RCON	0740	TRAPR	IOPUWR	BGST	—					EXTR	SWR	SWDTEN	WDTO	SLEEP	IDLE	BOR	POR	取决于复位类型。
OSCCON	0742	TUN3	TUN2	COSC<1:0>		TUN1	TUN0	NOSC<1:0>		POST<1:0>		LOCK	—	CF	—	LPOSCEN	OSWEN	取决于配置位。

图注: u = 未初始化的位; — = 未实现位
注 1: 有关寄存器位域的说明, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。并非所有外设及其位都可在此器件上使用。

表 20-8: 器件配置寄存器映射⁽¹⁾

寄存器名称	地址	Bit 23-16	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
FOSC	F80000	—	FCKSM<1:0>			—	—	—	FOS<1:0>		—	—	—	—	FPR<3:0>			
FWDT	F80002	—	FWDTEN	—	—	—	—	—	—	—	—	—	FWPSA<1:0>		FWPSB<3:0>			
FBORPOR	F80004	—	MCLREN	—	—	—	—	PWMPIN	HPOL	LPOL	BOREN	—	BORV<1:0>		—	—	FPWRT<1:0>	
FGS	F8000A	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	GCP	GWRP

图注: u = 未初始化的位; — = 未实现位
注 1: 有关寄存器位域的说明, 请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。并非所有外设及其位都可在此器件上使用。

21.0 指令集综述

注：本数据手册只总结了这一组 dsPIC30F 器件的特性，并不作为参考大全使用。欲知有关 CPU、外设、寄存器说明和更多通用器件的功能，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。欲知有关器件指令集和编程的更多信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)。

dsPIC30F 指令集与以前的 PIC[®] 单片机 (MCU) 指令集相比，增加了很多增强功能，并保持了易于从其他 PIC MCU 指令集移植的特点。

大多数指令的长度是一个程序存储字 (24 位)，只有 3 条指令需要占用两个程序存储单元。

每条单字指令都是一个 24 位字，由一个 8 位的操作码 (指定指令类型) 和一个或多个操作数 (进一步指定指令操作) 组成。

指令集是高度正交的，分为以下 5 种基本类型：

- 面向字或字节的操作类指令
- 面向位的操作类指令
- 立即数操作类指令
- DSP 操作类指令
- 控制操作类指令

表 21-1 显示了描述指令的通用符号。

表 21-2 中的 dsPIC30F 指令集汇总列出了所有指令及每条指令影响的状态标志位。

大部分针对字或字节的 W 寄存器指令 (包含桶形移位指令) 有三个操作数：

- 第一个源操作数通常是不带地址修改符的 “Wb” 寄存器
- 第二个源操作数通常是带或不带地址修改符的 “Ws” 寄存器
- 结果的目标地址通常是带或不带地址修改符的 “Wd” 寄存器

而针对字或字节的文件寄存器指令有两个操作数：

- 文件寄存器 (由 “f” 指定)
- 目标寄存器 (可以是文件寄存器 “f” 也可以是记作 “WREG” 的 W0 寄存器)

大部分面向位的操作类指令 (包括简单翻转/移位指令) 有两个操作数：

- W 寄存器 (带或不带地址修改符) 或文件寄存器 (由 “Ws” 或 “f” 的值指定)
- W 寄存器或文件寄存器中的位 (由立即数值指定，或由寄存器 “Wb” 中的内容间接指定)

涉及数据传送的立即数指令可使用以下操作数：

- 要被装载到 W 寄存器或文件寄存器的立即数值 (由 “k” 值指定)
- 要装载立即数值的 W 寄存器或文件寄存器 (由 “Wb” 或 “f” 指定)

而涉及算术或逻辑运算的立即数指令使用以下操作数：

- 第一个源操作数是不带任何地址修改符的 “Wb” 寄存器
- 第二个源操作数是立即数值
- 结果的目标地址 (仅在与第一个源操作数不同时) 通常为带或不带地址修改符的 “Wd” 寄存器

DSP 指令的 MAC 类指令可使用以下操作数：

- 要使用的累加器 (A 或 B) (必须的操作数)
- 要用作两个操作数的 W 寄存器
- X 和 Y 地址空间预取操作
- X 和 Y 地址空间预取目标寄存器
- 累加器回写目标寄存器

其他 DSP 指令不涉及任何乘法，可能包括：

- 要使用的累加器 (必须)
- 带或不带地址修改符的源或目标操作符 (分别用 Wso 或 Wdo 指定)
- 由 W 寄存器 “Wn” 或立即数值指定的移位数量

控制指令可使用以下操作数：

- 程序存储器地址
- 表读和表写指令的模式

除某些双字指令外，所有指令都是单字指令。双字指令中所有必需的信息都在此 48 位中，第二个字的高 8 位都是 0。如果第二个字作为一条指令来执行的话，它将作为一条 NOP 指令来执行。

dsPIC30F3010/3011

除非条件测试为真或者指令执行后改变了程序计数器的值，否则执行大多数单字指令值都只需一个指令周期。对于上述两种特殊情况，执行指令需要两个指令周期，第二个指令周期相当于执行了一条 NOP 指令。值得注意的特殊指令有：BRA（无条件 / 计算转移指令）、间接 CALL/GOTO 指令、所有表读和表写指令以及 RETURN/RETFIE 指令，这些指令都是单字指令，但执行起来需要 2 或 3 个指令周期。某些涉及跳过下一条指令的指令，

执行跳过时需要两或三个指令周期，具体周期数取决于被跳过的指令是单字指令还是双字指令。此外，双字传送需要两个周期。双字指令的执行需要两个指令周期。

注： 欲获知更多有关指令集的详细信息，请参见《dsPIC30F/33F 程序员参考手册》(DS70157B_CN)

表 21-1: 操作码描述中使用的符号

字段	说明
#text	表示由“text”指定的立即数
(text)	表示“text 的内容”
[text]	表示“由 text 指定的地址单元”
{ }	可选字段或操作
<n:m>	寄存器位域
.b	字节模式选择
.d	双字模式选择
.s	影子寄存器选择
.w	字模式选择（默认）
Acc	两个累加器之一 {A, B}
AWB	累加器回写目标地址寄存器 $\in \{W13, [W13]+2\}$
bit4	4 位位选择字段（用于字寻址指令） $\in \{0...15\}$
C、DC、N、OV 和 Z	MCU 状态位：进位、半进位、负数、溢出标志和全零标志
Expr	绝对地址、标号或表达式（由链接器解析）
f	文件寄存器地址 $\in \{0x0000...0x1FFF\}$
lit1	1 位无符号立即数 $\in \{0,1\}$
lit4	4 位无符号立即数 $\in \{0...15\}$
lit5	5 位无符号立即数 $\in \{0...31\}$
lit8	8 位无符号立即数 $\in \{0...255\}$
lit10	10 位无符号立即数，字节模式时 $\in \{0...255\}$ ，字模式下 $\in \{0:1023\}$
lit14	14 位无符号立即数 $\in \{0...16384\}$
lit16	16 位无符号立即数 $\in \{0...65535\}$
lit23	23 位无符号立即数 $\in \{0...8388608\}$ ，LSB 必须为 0
None	该字段不必有输入项，可以为空白
OA、OB、SA 和 SB	DSP 状态位：ACCA 溢出，ACCB 溢出，ACCA 饱和和 ACCB 饱和
PC	程序计数器
Slit10	10 位有符号立即数 $\in \{-512...511\}$
Slit16	16 位有符号立即数 $\in \{-32768...32767\}$
Slit6	6 位有符号立即数 $\in \{-16...16\}$

表 21-1: 操作码描述中使用的符号 (续)

字段	说明
Wb	基本 W 寄存器 $\in \{W0..W15\}$
Wd	目标 W 寄存器 $\in \{Wd, [Wd], [Wd++] , [Wd--], [++Wd], [--Wd]\}$
Wdo	目标 W 寄存器 $\in \{Wnd, [Wnd], [Wnd++] , [Wnd--], [++Wnd], [--Wnd], [Wnd+Wb]\}$
Wm, Wn	被除数和除数工作寄存器对 (直接寻址)
Wm*Wm	用于乘方指令的被乘数和乘数工作寄存器对 $\in \{W4*W4, W5*W5, W6*W6, W7*W7\}$
Wm*Wn	用于 DSP 指令的被乘数和乘数工作寄存器对 $\in \{W4*W5, W4*W6, W4*W7, W5*W6, W5*W7, W6*W7\}$
Wn	16 个工作寄存器之一 $\in \{W0..W15\}$
Wnd	16 个目标工作寄存器之一 $\in \{W0..W15\}$
Wns	16 个源工作寄存器之一 $\in \{W0..W15\}$
WREG	W0 (文件寄存器指令中使用的工作寄存器)
Ws	源 W 寄存器 $\in \{Ws, [Ws], [Ws++] , [Ws--], [++Ws], [--Ws]\}$
Wso	源 W 寄存器 $\in \{Wns, [Wns], [Wns++] , [Wns--], [++Wns], [--Wns], [Wns+Wb]\}$
Wx	用于 DSP 指令的 X 数据空间预取地址寄存器 $\in \{[W8] += 6, [W8] += 4, [W8] += 2, [W8], [W8] -= 6, [W8] -= 4, [W8] -= 2, [W9] += 6, [W9] += 4, [W9] += 2, [W9], [W9] -= 6, [W9] -= 4, [W9] -= 2, [W9+W12], \text{空}\}$
Wxd	用于 DSP 指令的 X 数据空间预取目标寄存器 $\in \{W4..W7\}$
Wy	用于 DSP 指令的 Y 数据空间预取地址寄存器 $\in \{[W10] += 6, [W10] += 4, [W10] += 2, [W10], [W10] -= 6, [W10] -= 4, [W10] -= 2, [W11] += 6, [W11] += 4, [W11] += 2, [W11], [W11] -= 6, [W11] -= 4, [W11] -= 2, [W11+W12], \text{空}\}$
Wyd	用于 DSP 指令的 Y 数据空间预取目标寄存器 $\in \{W4..W7\}$

dsPIC30F3010/3011

表 21-2: 指令集汇总

基本指令 #	汇编助记符	汇编语法	说明	字数	周期数	受影响的状态标志位
1	ADD	ADD <i>Acc</i>	加法累加器	1	1	OA,OB,SA,SB
		ADD <i>f</i>	$f = f + WREG$	1	1	C,DC,N,OV,Z
		ADD <i>f</i> , WREG	$WREG = f + WREG$	1	1	C,DC,N,OV,Z
		ADD #lit10, Wn	$Wd = lit10 + Wd$	1	1	C,DC,N,OV,Z
		ADD Wb, Ws, Wd	$Wd = Wb + Ws$	1	1	C,DC,N,OV,Z
		ADD Wb, #lit5, Wd	$Wd = Wb + lit5$	1	1	C,DC,N,OV,Z
2	ADDC	ADDC <i>f</i>	$f = f + WREG + (C)$	1	1	C,DC,N,OV,Z
		ADDC <i>f</i> , WREG	$WREG = f + WREG + (C)$	1	1	C,DC,N,OV,Z
		ADDC #lit10, Wn	$Wd = lit10 + Wd + (C)$	1	1	C,DC,N,OV,Z
		ADDC Wb, Ws, Wd	$Wd = Wb + Ws + (C)$	1	1	C,DC,N,OV,Z
		ADDC Wb, #lit5, Wd	$Wd = Wb + lit5 + (C)$	1	1	C,DC,N,OV,Z
3	AND	AND <i>f</i>	$f = f .AND. WREG$	1	1	N,Z
		AND <i>f</i> , WREG	$WREG = f .AND. WREG$	1	1	N,Z
		AND #lit10, Wn	$Wd = lit10 .AND. Wd$	1	1	N,Z
		AND Wb, Ws, Wd	$Wd = Wb .AND. Ws$	1	1	N,Z
		AND Wb, #lit5, Wd	$Wd = Wb .AND. lit5$	1	1	N,Z
4	ASR	ASR <i>f</i>	$f = \text{算术右移 } f$	1	1	C,N,OV,Z
		ASR <i>f</i> , WREG	$WREG = \text{算术右移 } f$	1	1	C,N,OV,Z
		ASR Ws, Wd	$Wd = \text{算术右移 } Ws$	1	1	C,N,OV,Z
		ASR Wb, Wns, Wnd	Wnd = 将 Wb 算术右移 Wns 位	1	1	N,Z
		ASR Wb, #lit5, Wnd	Wnd = 将 Wb 算术右移 lit5 位	1	1	N,Z
5	BCLR	BCLR <i>f</i> , #bit4	将 <i>f</i> 寄存器中的某位清零	1	1	无
		BCLR Ws, #bit4	将 Ws 中的某位清零	1	1	无
6	BRA	BRA C, Expr	进位则跳转	1	1 (2)	无
		BRA GE, Expr	如果大于等于则跳转	1	1 (2)	无
		BRA GEU, Expr	如果无符号大于等于则跳转	1	1 (2)	无
		BRA GT, Expr	如果大于则跳转	1	1 (2)	无
		BRA GTU, Expr	如果无符号大于则跳转	1	1 (2)	无
		BRA LE, Expr	如果小于等于则跳转	1	1 (2)	无
		BRA LEU, Expr	如果无符号小于等于则跳转	1	1 (2)	无
		BRA LT, Expr	如果小于则跳转	1	1 (2)	无
		BRA LTU, Expr	如果无符号小于则跳转	1	1 (2)	无
		BRA N, Expr	为负则跳转	1	1 (2)	无
		BRA NC, Expr	无进位则跳转	1	1 (2)	无
		BRA NN, Expr	不为负则跳转	1	1 (2)	无
		BRA NOV, Expr	不溢出则跳转	1	1 (2)	无
		BRA NZ, Expr	不为零则跳转	1	1 (2)	无
		BRA OA, Expr	累加器 A 溢出则跳转	1	1 (2)	无
		BRA OB, Expr	累加器 B 溢出则跳转	1	1 (2)	无
		BRA OV, Expr	溢出则跳转	1	1 (2)	无
		BRA SA, Expr	累加器 A 饱和则跳转	1	1 (2)	无
		BRA SB, Expr	累加器 B 饱和则跳转	1	1 (2)	无
		BRA Expr	无条件跳转	1	2	无
		BRA Z, Expr	为零则跳转	1	1 (2)	无
		BRA Wn	相对跳转	1	2	无
7	BSET	BSET <i>f</i> , #bit4	将 <i>f</i> 寄存器中的某位置 1	1	1	无
		BSET Ws, #bit4	将 Ws 中的某位置 1	1	1	无
8	BSW	BSW.C Ws, Wb	将 C 位写入 Ws<Wb>	1	1	无
		BSW.Z Ws, Wb	将 Z 位写入 Ws<Wb>	1	1	无
9	BTG	BTG <i>f</i> , #bit4	将 <i>f</i> 中的某位取反	1	1	无
		BTG Ws, #bit4	将 Ws 中的某位取反	1	1	无

表 21-2: 指令集汇总 (续)

基本指令 #	汇编助记符	汇编语法	说明	字数	周期数	受影响的状态标志位
10	BTSC	BTSC $f, \#bit4$	检测 f 中的某位, 为 0 则跳过	1	1 (2 或 3)	无
		BTSC $Ws, \#bit4$	测试 Ws 中的某位, 为 0 则跳过	1	1 (2 或 3)	无
11	BTSS	BTSS $f, \#bit4$	检测 f 中的某位, 为 1 则跳过	1	1 (2 或 3)	无
		BTSS $Ws, \#bit4$	检测 Ws 中的某位, 为 1 则跳过	1	1 (2 或 3)	无
12	BTST	BTST $f, \#bit4$	检测 f 中的某位	1	1	Z
		BTST.C $Ws, \#bit4$	检测 Ws 中的位并将结果存储到 C	1	1	C
		BTST.Z $Ws, \#bit4$	检测 Ws 中的位并将结果存储到 Z	1	1	Z
		BTST.C Ws, Wb	检测 $Ws<Wb>$ 并将结果存储到 C	1	1	C
		BTST.Z Ws, Wb	检测 $Ws<Wb>$ 并将结果存储到 Z	1	1	Z
13	BTSTS	BTSTS $f, \#bit4$	检测 f 寄存器中的位并将该位置 1	1	1	Z
		BTSTS.C $Ws, \#bit4$	检测 Ws 中的位并将结果存储到 C, 然后将被检测位置 1	1	1	C
		BTSTS.Z $Ws, \#bit4$	检测 Ws 中的位并将结果存储到 Z, 然后将被检测位置 1	1	1	Z
14	CALL	CALL $lit23$	调用子程序	2	2	无
		CALL Wn	间接调用子程序	1	2	无
15	CLR	CLR f	$f = 0x0000$	1	1	无
		CLR $WREG$	$WREG = 0x0000$	1	1	无
		CLR Ws	$Ws = 0x0000$	1	1	无
		CLR $Acc, Wx, Wxd, Wy, Wyd, AWB$	清零累加器	1	1	OA, OB, SA, SB
16	CLRWDI	CLRWDI	将看门狗定时器清零	1	1	WDT0, Sleep
17	COM	COM f	$f = \bar{f}$	1	1	N, Z
		COM $f, WREG$	$WREG = \bar{f}$	1	1	N, Z
		COM Ws, Wd	$Wd = \bar{Ws}$	1	1	N, Z
18	CP	CP f	将 f 寄存器与 $WREG$ 作比较	1	1	C, DC, N, OV, Z
		CP $Wb, \#lit5$	将 Wb 与 $lit5$ 作比较	1	1	C, DC, N, OV, Z
		CP Wb, Ws	将 Wb 与 Ws 作比较 ($Wb - Ws$)	1	1	C, DC, N, OV, Z
19	CP0	CP0 f	将 f 寄存器与 $0x0000$ 作比较	1	1	C, DC, N, OV, Z
		CP0 Ws	将 Ws 寄存器与 $0x0000$ 作比较	1	1	C, DC, N, OV, Z
20	CPB	CPB f	将 f 寄存器与 $WREG$ 作比较 (通过带借位减法实现)	1	1	C, DC, N, OV, Z
		CPB $Wb, \#lit5$	将 Wb 与 $lit5$ 作比较 (通过带借位减法实现)	1	1	C, DC, N, OV, Z
		CPB Wb, Ws	将 Wb 与 Ws 作比较 (通过带借位减法实现) ($Wb - Ws - C$)	1	1	C, DC, N, OV, Z
21	CPSEQ	CPSEQ Wb, Wn	将 Wb 与 Wn 作比较, 如果相等则跳过	1	1 (2 或 3)	无
22	CPSGT	CPSGT Wb, Wn	将 Wb 与 Wn 作比较, 如果大于则跳过	1	1 (2 或 3)	无
23	CPSLT	CPSLT Wb, Wn	将 Wb 与 Wn 作比较, 如果小于则跳过	1	1 (2 或 3)	无
24	CPSNE	CPSNE Wb, Wn	将 Wb 与 Wn 作比较, 如果不等则跳过	1	1 (2 或 3)	无
25	DAW	DAW Wn	$Wn =$ 对 Wn 进行十进制调整	1	1	C
26	DEC	DEC f	$f = f - 1$	1	1	C, DC, N, OV, Z
		DEC $f, WREG$	$WREG = f - 1$	1	1	C, DC, N, OV, Z
		DEC Ws, Wd	$Wd = Ws - 1$	1	1	C, DC, N, OV, Z
27	DEC2	DEC2 f	$f = f - 2$	1	1	C, DC, N, OV, Z
		DEC2 $f, WREG$	$WREG = f - 2$	1	1	C, DC, N, OV, Z
		DEC2 Ws, Wd	$Wd = Ws - 2$	1	1	C, DC, N, OV, Z
28	DISI	DISI $\#lit14$	在 k 个指令周期内禁止中断	1	1	无

dsPIC30F3010/3011

表 21-2: 指令集汇总 (续)

基本指令 #	汇编助记符	汇编语法	说明	字数	周期数	受影响的状态标志位
29	DIV	DIV.S Wm, Wn	有符号 16/16 位整数除法	1	18	N,Z,C,OV
		DIV.SD Wm, Wn	有符号 32/16 位整数除法	1	18	N,Z,C,OV
		DIV.U Wm, Wn	无符号 16/16 位整数除法	1	18	N,Z,C,OV
		DIV.UD Wm, Wn	无符号 32/16 位整数除法	1	18	N,Z,C,OV
30	DIVF	DIVF Wm, Wn	有符号 16/16 位小数除法	1	18	N,Z,C,OV
31	DO	DO #lit14, Expr	循环执行自下一条指令起到 PC+Expr 之间的代码 lit14+1 次	2	2	无
		DO Wn, Expr	循环执行自下一条指令起到 PC+Expr 之间的代码 (Wn)+1 次	2	2	无
32	ED	ED Wm*Wm, Acc, Wx, Wy, Wxd	欧几里德距离 (无累加)	1	1	OA,OB,OAB,SA,SB,SAB
33	EDAC	EDAC Wm*Wm, Acc, Wx, Wy, Wxd	欧几里德距离	1	1	OA,OB,OAB,SA,SB,SAB
34	EXCH	EXCH Wns, Wnd	将 Wns 和 Wnd 交换	1	1	无
35	FBCL	FBCL Ws, Wnd	从左边第一位 (MSb) 开始查找位变化	1	1	C
36	FFlL	FFlL Ws, Wnd	从左边第一位 (MSb) 开始查找第一个 1	1	1	C
37	FFlR	FFlR Ws, Wnd	从右边第一位 (LSb) 开始查找第一个 1	1	1	C
38	GOTO	GOTO Expr	跳转到指定地址	2	2	无
		GOTO Wn	跳转到直接地址处	1	2	无
39	INC	INC f	f = f + 1	1	1	C,DC,N,OV,Z
		INC f, WREG	WREG = f + 1	1	1	C,DC,N,OV,Z
		INC Ws, Wd	Wd = Ws + 1	1	1	C,DC,N,OV,Z
40	INC2	INC2 f	f = f + 2	1	1	C,DC,N,OV,Z
		INC2 f, WREG	WREG = f + 2	1	1	C,DC,N,OV,Z
		INC2 Ws, Wd	Wd = Ws + 2	1	1	C,DC,N,OV,Z
41	IOR	IOR f	f = f .IOR.WREG	1	1	N,Z
		IOR f, WREG	WREG = f .IOR.WREG	1	1	N,Z
		IOR #lit10, Wn	Wd = lit10 .IOR.Wd	1	1	N,Z
		IOR Wb, Ws, Wd	Wd = Wb .IOR.Ws	1	1	N,Z
		IOR Wb, #lit5, Wd	Wd = Wb .IOR.lit5	1	1	N,Z
42	LAC	LAC Wso, #Slit4, Acc	装载累加器	1	1	OA,OB,OAB,SA,SB,SAB
43	LNK	LNK #lit14	链接帧指针	1	1	无
44	LSR	LSR f	f = 逻辑右移 f	1	1	C,N,OV,Z
		LSR f, WREG	WREG = 逻辑右移 f	1	1	C,N,OV,Z
		LSR Ws, Wd	Wd = 逻辑右移 Ws	1	1	C,N,OV,Z
		LSR Wb, Wns, Wnd	Wnd = 将 Wb 逻辑右移 Wns 位	1	1	N,Z
		LSR Wb, #lit5, Wnd	Wnd = 将 Wb 逻辑右移 lit5 位	1	1	N,Z
45	MAC	MAC Wm*Wn, Acc, Wx, Wxd, Wy, Wyd, AWB	相乘并累加	1	1	OA,OB,OAB,SA,SB,SAB
		MAC Wm*Wm, Acc, Wx, Wxd, Wy, Wyd	乘法并累加	1	1	OA,OB,OAB,SA,SB,SAB
46	MOV	MOV f, Wn	将 f 寄存器的内容传送给 Wn	1	1	无
		MOV f	将源寄存器的内容送入目标寄存器	1	1	N,Z
		MOV f, WREG	将 f 寄存器的内容传送给 WREG	1	1	N,Z
		MOV #lit16, Wn	将 16 位立即数传送给 Wn	1	1	无
		MOV.b #lit8, Wn	将 8 位立即数传送给 Wn	1	1	无
		MOV Wn, f	将 Wn 的内容传送给 f 寄存器	1	1	无
		MOV Wso, Wdo	将 Ws 的内容传送给 Wd	1	1	无
		MOV WREG, f	将 WREG 传送给 f	1	1	N,Z
		MOV.D Wns, Wd	从 W(ns):W(ns+1) 传送双字给 Wd	1	2	无
		MOV.D Ws, Wnd	从 Ws 传送双字给 W(nd+1):W(nd)	1	2	无
47	MOVSAC	MOVSAC Acc, Wx, Wxd, Wy, Wyd, AWB	预取并保存累加器	1	1	无
48	MPY	MPY Wm*Wn, Acc, Wx, Wxd, Wy, Wyd	用 Wm 乘 Wn, 结果保存到累加器	1	1	OA,OB,OAB,SA,SB,SAB
		MPY Wm*Wm, Acc, Wx, Wxd, Wy, Wyd	Wm 乘方, 结果保存到累加器	1	1	OA,OB,OAB,SA,SB,SAB
49	MPY.N	MPY.N Wm*Wn, Acc, Wx, Wxd, Wy, Wyd	Wm 与 Wn 相乘, 结果取反后保存到累加器	1	1	无
50	MSC	MSC Wm*Wm, Acc, Wx, Wxd, Wy, Wyd, AWB	相乘, 并将结果从累加器中减去	1	1	OA,OB,OAB,SA,SB,SAB

表 21-2: 指令集汇总 (续)

基本指令 #	汇编助记符	汇编语法	说明	字数	周期数	受影响的状态标志位
51	MUL	MUL.SS Wb, Ws, Wnd	{Wnd+1, Wnd} = Signed(Wb) * Signed(Ws)	1	1	无
		MUL.SU Wb, Ws, Wnd	{Wnd+1, Wnd} = signed(Wb) * unsigned(Ws)	1	1	无
		MUL.US Wb, Ws, Wnd	{Wnd+1, Wnd} = unsigned(Wb) * signed(Ws)	1	1	无
		MUL.UU Wb, Ws, Wnd	{Wnd+1, Wnd} = unsigned(Wb) * unsigned(Ws)	1	1	无
		MUL.SU Wb, #lit5, Wnd	{Wnd+1, Wnd} = signed(Wb) * unsigned(lit5)	1	1	无
		MUL.UU Wb, #lit5, Wnd	{Wnd+1, Wnd} = unsigned(Wb) * unsigned(lit5)	1	1	无
		MUL f	W3:W2 = f * WREG	1	1	无
52	NEG	NEG Acc	清零累加器	1	1	OA,OB,OAB,SA,SB,SAB
		NEG f	$f = \bar{f} + 1$	1	1	C,DC,N,OV,Z
		NEG f, WREG	WREG = $\bar{f} + 1$	1	1	C,DC,N,OV,Z
		NEG Ws, Wd	Wd = Ws + 1	1	1	C,DC,N,OV,Z
53	NOP	NOP	空操作	1	1	无
		NOPR	空操作	1	1	无
54	POP	POP f	将 f 寄存器的内容从栈顶 (TOS) 弹出	1	1	无
		POP Wdo	将栈顶 (TOS) 的内容弹出到 Wdo 中	1	1	无
		POP.D Wnd	将栈顶 (TOS) 的内容弹出到 W(nd):W(nd+1) 中	1	2	无
		POP.S	将影子寄存器中的内容弹出	1	1	全部
55	PUSH	PUSH f	将 f 寄存器的内容压入栈顶 (TOS)	1	1	无
		PUSH Wso	将 Wso 的内容压入栈顶 (TOS)	1	1	无
		PUSH.D Wns	将 W(ns):W(ns+1) 压入栈顶 (TOS)	1	2	无
		PUSH.S	压入影子寄存器	1	1	无
56	PWRSV	PWRSV #lit1	进入休眠或空闲模式	1	1	WDTO,Sleep
57	RCALL	RCALL Expr	相对调用	1	2	无
		RCALL Wn	计算调用	1	2	无
58	REPEAT	REPEAT #lit14	将下一条指令重复 lit14+1 次	1	1	无
		REPEAT Wn	将下一条指令重复 (Wn) +1 次	1	1	无
59	³ YGE ^a	³ YGE ^a	用软件使器件复位	1	1	无
60	RETFIE	RETFIE	从中断返回	1	3 (2)	无
61	RETLW	RETLW #lit10, Wn	返回并将立即数存入 Wn	1	3 (2)	无
62	RETURN	RETURN	从子程序返回	1	3 (2)	无
63	RLC	RLC f	f = 对 f 执行带进位循环左移	1	1	C,N,Z
		RLC f, WREG	WREG = 对 f 执行带进位循环左移	1	1	C,N,Z
		RLC Ws, Wd	Wd = 对 Ws 执行带进位循环左移	1	1	C,N,Z
64	RLNC	RLNC f	f = 将 f 循环左移 (不带进位)	1	1	N,Z
		RLNC f, WREG	WREG = 将 f 循环左移 (不带进位)	1	1	N,Z
		RLNC Ws, Wd	Wd = 将 Ws 循环左移 (不带进位)	1	1	N,Z
65	RRC	RRC f	f = 对 f 执行带进位循环右移	1	1	C,N,Z
		RRC f, WREG	WREG = 对 f 执行带进位循环右移	1	1	C,N,Z
		RRC Ws, Wd	Wd = 对 Ws 执行带进位循环右移	1	1	C,N,Z
66	RRNC	RRNC f	f = 将 f 循环右移 (不带进位)	1	1	N,Z
		RRNC f, WREG	WREG = 将 f 循环右移 (不带进位)	1	1	N,Z
		RRNC Ws, Wd	Wd = 将 Ws 循环右移 (不带进位)	1	1	N,Z
67	SAC	SAC Acc, #Slit4, Wdo	保存累加器	1	1	无
		SAC.R Acc, #Slit4, Wdo	保存舍入后的累加器	1	1	无
68	SE	SE Ws, Wnd	Wnd = 对 Ws 进行符号扩展	1	1	C,N,Z
69	SETM	SETM f	f = 0xFFFF	1	1	无
		SETM WREG	WREG = 0xFFFF	1	1	无
		SETM Ws	Ws = 0xFFFF	1	1	无
70	SFTAC	SFTAC Acc, Wn	算术移位累加器 (Wn) 位	1	1	OA,OB,OAB,SA,SB,SAB
		SFTAC Acc, #Slit6	算术移位累加器 Slit6 位	1	1	OA,OB,OAB,SA,SB,SAB

dsPIC30F3010/3011

表 21-2: 指令集汇总 (续)

基本指令 #	汇编助记符	汇编语法	说明	字数	周期数	受影响的状态标志位
71	SL	SL f	f = 左移 f	1	1	C,N,OV,Z
		SL f, WREG	WREG = 左移 f	1	1	C,N,OV,Z
		SL Ws, Wd	Wd = 左移 Ws	1	1	C,N,OV,Z
		SL Wb, Wns, Wnd	Wnd = 将 Wb 左移 Wns 位	1	1	N,Z
		SL Wb, #lit5, Wnd	Wnd = 将 Wb 左移 lit5 位	1	1	N,Z
72	SUB	SUB Acc	累加器相减	1	1	OA,OB,OAB,SA,SB,SAB
		SUB f	f = f - WREG	1	1	C,DC,N,OV,Z
		SUB f, WREG	WREG = f - WREG	1	1	C,DC,N,OV,Z
		SUB #lit10, Wn	Wn = Wn - lit10	1	1	C,DC,N,OV,Z
		SUB Wb, Ws, Wd	Wd = Wb - Ws	1	1	C,DC,N,OV,Z
		SUB Wb, #lit5, Wd	Wd = Wb - lit5	1	1	C,DC,N,OV,Z
73	SUBB	SUBB f	f = f - WREG - ($\bar{C}$)	1	1	C,DC,N,OV,Z
		SUBB f, WREG	WREG = f - WREG - ($\bar{C}$)	1	1	C,DC,N,OV,Z
		SUBB #lit10, Wn	Wn = Wn - lit10 - ($\bar{C}$)	1	1	C,DC,N,OV,Z
		SUBB Wb, Ws, Wd	Wd = Wb - Ws - ($\bar{C}$)	1	1	C,DC,N,OV,Z
		SUBB Wb, #lit5, Wd	Wd = Wb - lit5 - ($\bar{C}$)	1	1	C,DC,N,OV,Z
74	SUBR	SUBR f	f = WREG - f	1	1	C,DC,N,OV,Z
		SUBR f, WREG	WREG = WREG - f	1	1	C,DC,N,OV,Z
		SUBR Wb, Ws, Wd	Wd = Ws - Wb	1	1	C,DC,N,OV,Z
		SUBR Wb, #lit5, Wd	Wd = lit5 - Wb	1	1	C,DC,N,OV,Z
75	SUBBR	SUBBR f	f = WREG - f - ($\bar{C}$)	1	1	C,DC,N,OV,Z
		SUBBR f, WREG	WREG = WREG - f - ($\bar{C}$)	1	1	C,DC,N,OV,Z
		SUBBR Wb, Ws, Wd	Wd = Ws - Wb - ($\bar{C}$)	1	1	C,DC,N,OV,Z
		SUBBR Wb, #lit5, Wd	Wd = lit5 - Wb - ($\bar{C}$)	1	1	C,DC,N,OV,Z
76	SWAP	SWAP.b Wn	Wn = 将 Wn 的两个半字节相交换	1	1	无
		SWAP Wn	Wn = 将 Wn 的两个字节相交换	1	1	无
77	TBLRDH	TBLRDH Ws, Wd	将程序计数器 PC<23:16> 读出到 Wd<7:0> 中	1	2	无
78	TBLRDL	TBLRDL Ws, Wd	将程序计数器 PC<15:0> 读出到 Wd 中	1	2	无
79	TBLWTH	TBLWTH Ws, Wd	将 Ws<7:0> 写入程序计数器 PC<23:16>	1	2	无
80	TBLWTL	TBLWTL Ws, Wd	将 Ws 写入程序计数器 PC<15:0>	1	2	无
81	ULNK	ULNK	断开与帧指针的链接	1	1	无
82	XOR	XOR f	f = f .XOR.WREG	1	1	N,Z
		XOR f, WREG	WREG = f .XOR.WREG	1	1	N,Z
		XOR #lit10, Wn	Wd = lit10 .XOR.Wd	1	1	N,Z
		XOR Wb, Ws, Wd	Wd = Wb .XOR.Ws	1	1	N,Z
		XOR Wb, #lit5, Wd	Wd = Wb .XOR. lit5	1	1	N,Z
83	ZE	ZE Ws, Wnd	Wnd = 对 Ws 进行零扩展	1	1	C,Z,N

22.0 开发支持

一系列硬件及软件开发工具对 PIC® 单片机提供支持：

- 集成开发环境
 - MPLAB® IDE 软件
- 汇编器 / 编译器 / 链接器
 - MPASM™ 汇编器
 - MPLAB C18 和 MPLAB C30 C 编译器
 - MPLINK™ 目标链接器 / MPLIB™ 目标库管理器
 - MPLAB ASM30 汇编器 / 链接器 / 库
- 模拟器
 - MPLAB SIM 软件模拟器
- 仿真器
 - MPLAB ICE 2000 在线仿真器
 - MPLAB REAL ICE™ 在线仿真器
- 在线调试器
 - MPLAB ICD 2
- 器件编程器
 - PICSTART® Plus 开发编程器
 - MPLAB PM3 器件编程器
 - PICKit™ 2 开发编程器
- 低成本演示和开发板及评估工具包

22.1 MPLAB 集成开发环境软件

MPLAB IDE 软件为 8/16 位单片机市场提供了前所未有的易于使用的软件开发平台。MPLAB IDE 是基于 Windows® 操作系统的应用软件，包括：

- 一个包含所有调试工具的图形界面
 - 模拟器
 - 编程器（单独销售）
 - 仿真器（单独销售）
 - 在线调试器（单独销售）
- 具有彩色上下文代码显示的全功能编辑器
- 多项目管理器
- 内容可直接编辑的可定制式数据窗口
- 高级源代码调试
- 可视化器件初始化程序，便于进行寄存器的初始化
- 鼠标停留在变量上进行查看的功能
- 通过拖放把变量从源代码窗口拉到观察窗口
- 丰富的在线帮助
- 集成了可选的第三方工具，如 HI-TECH 软件 C 编译器和 IAR C 编译器

MPLAB IDE 可以让您：

- 编辑源文件（汇编语言或 C 语言）
- 点击一次即可完成汇编（或编译）并将代码下载到 PIC MCU 仿真器和模拟器工具中（自动更新所有项目信息）
- 可使用如下各项进行调试：
 - 源文件（汇编语言或 C 语言）
 - 混合汇编语言和 C 语言
 - 机器码

MPLAB IDE 在单个开发范例中支持使用多种调试工具，包括从成本效益高的模拟器到低成本的在线调试器，再到全功能的仿真器。这样缩短了用户升级到更加灵活而功能更强大的工具时的学习时间。

22.2 MPASM 汇编器

MPASM 汇编器是全功能通用宏汇编器，适用于所有的 PIC MCU。

MPASM 汇编器可生成用于 MPLINK 目标链接器的可重定位目标文件、Intel® 标准 HEX 文件、详细描述存储器使用状况和符号参考的 MAP 文件、包含源代码行及生成机器码的绝对 LST 文件以及用于调试的 COFF 文件。

MPASM 汇编器具有如下特征：

- 集成在 MPLAB IDE 项目中
- 用户定义的宏可简化汇编代码
- 对多用途源文件进行条件汇编
- 允许完全控制汇编过程的指令

22.3 MPLAB C18 和 MPLAB C30 C 编译器

MPLAB C18 和 MPLAB C30 代码开发系统是完全的 ANSI C 编译器，分别适用于 Microchip 的 PIC18 和 PIC24 系列单片机及 dsPIC30F 和 dsPIC33 系列数字信号控制器。这些编译器可提供其他编译器并不具备的强大的集成功能和出众的代码优化能力，且使用方便。

为便于源代码调试，编译器提供了针对 MPLAB IDE 调试器的优化符号信息。

22.4 MPLINK 目标链接器 / MPLIB 目标库管理器

MPLINK 目标链接器包含了由 MPASM 汇编器、MPLAB C18 C 编译器产生的可重定位目标。通过使用链接器脚本中的指令，它还可链接预编译库中的可重定位目标。

MPLIB 目标库管理器管理预编译代码库文件的创建和修改。当从源文件调用库中的一段子程序时，只有包含此子程序的模块被链接到应用中。这样可使大型库在许多不同应用中被高效地利用。

目标链接器 / 库管理器具有如下特征：

- 高效地连接单个的库而不是许多小文件
- 通过将相关的模块组合在一起增强代码的可维护性
- 只要列出、替换、删除和抽取模块，便可灵活地创建库

22.5 MPLAB ASM30 汇编器、链接器和库管理器

MPLAB ASM30 汇编器为 dsPIC30F 器件提供转换自符号汇编语言的可重定位机器码。MPLAB C30 C 编译器使用该汇编器生成目标文件。汇编器产生可重定位目标文件之后，可将这些目标文件存档，或与其他可重定位目标文件和存档链接以生成可执行文件。该汇编器有如下显著特征：

- 支持整个 dsPIC30F 指令集
- 支持定点数据和浮点数据
- 命令行界面
- 丰富的指令集
- 灵活的宏语言
- MPLAB IDE 兼容性

22.6 MPLAB SIM 软件模拟器

MPLAB SIM 软件模拟器在指令级对 PIC MCU 和 dsPIC® DSC 进行模拟，使得用户可以在 PC 主机的环境下进行代码开发。对于任何给定的指令，用户均可对数据区进行检查或修改，并通过各种触发机制来产生激励。可以将各寄存器的情况记录在文件中，以便进行进一步地运行时分析。跟踪缓冲器和逻辑分析器的显示使模拟器还能记录和跟踪程序的执行、I/O 的动作、大部分的外设及内部寄存器的状况。

MPLAB SIM 软件模拟器完全支持使用 MPLAB C18 和 MPLAB C30 C 编译器以及 MPASM 和 MPLAB ASM30 汇编器的符号调试。该软件模拟器可用于在硬件实验室环境外灵活地开发和调试代码，是一款完美且经济的软件开发工具。

22.7 MPLAB ICE 2000 高性能在线仿真器

MPLAB ICE 2000 在线仿真器旨在为产品开发工程师提供一整套用于 PIC 单片机的设计工具。MPLAB ICE 2000 在线仿真器的软件控制由 MPLAB 集成开发环境平台提供，它允许在单一环境下进行编辑、编译、下载以及源代码调试。

MPLAB ICE 2000 是全功能仿真器系统，它具有增强的跟踪、触发和数据监控功能。处理器模块可插拔，使系统可轻松进行重新配置以适应各种不同处理器的仿真需要。MPLAB ICE 2000 在线仿真器的架构允许对其进行扩展以支持新的 PIC 单片机。

MPLAB ICE 2000 在线仿真器系统设计为一款实时仿真系统，该仿真系统具备通常只有昂贵的开发工具中才有的高级功能。选择 PC 平台和 Microsoft® Windows® 32 位操作系统可使这些功能在一个简单而统一的应用中得到很好的利用。

22.8 MPLAB REAL ICE 在线仿真器系统

MPLAB REAL ICE 在线仿真器系统是 Microchip 针对其闪存 DSC 和 MCU 器件而推出的新一代高速仿真器。结合 MPLAB 集成开发环境 (IDE) 所具有的易于使用且功能强大的图形用户界面，该仿真器可对 PIC® 闪存 MCU 和 dsPIC® DSC 进行调试和编程。IDE 是随每个工具包一起提供的。

MPLAB REAL ICE 探针通过高速 USB 2.0 接口与设计工程师的 PC 相连，并利用与常用 MPLAB ICD 2 系统兼容的连接器 (RJ11) 或新型抗噪声、高速低压差分信号 (LVDS) 互连电缆 (CAT5) 与目标板相连。

可通过 MPLAB IDE 下载将来版本的固件，对 MPLAB REAL ICE 进行现场升级。在即将推出的 MPLAB IDE 版本中，会支持许多新器件，还将增加一些新特性，如软件断点和汇编代码跟踪等。在同类仿真器中，MPLAB REAL ICE 的优势十分明显：低成本、高速仿真、实时变量监视、跟踪分析、复杂断点、耐用的探针接口及较长（长达 3 米）的互连电缆。

22.9 MPLAB ICD 2 在线调试器

Microchip 的在线调试器 MPLAB ICD 2 是一款功能强大而成本低廉的运行时开发工具，通过 RS-232 或高速 USB 接口与 PC 主机相连。该工具基于闪存 PIC MCU，可用于开发本系列及其他 PIC MCU 和 dsPIC DSC。MPLAB ICD 2 使用了闪存器件中内建的在线调试功能。该功能结合 Microchip 的在线串行编程 (In-Circuit Serial Programming™, ICSP™) 协议，可在 MPLAB 集成开发环境的图形用户界面上提供成本效益很高的在线闪存调试。这使设计人员可通过设置断点、单步运行以及对变量、CPU 状态以及外设寄存器进行监视的方法实现源代码的开发和调试。其全速运行特性可对硬件和应用进行实时测试。MPLAB ICD 2 还可用作某些 PIC 器件的开发编程器。

22.10 MPLAB PM3 器件编程器

MPLAB PM3 器件编程器是一款通用的、符合 CE 规范的器件编程器，其可编程电压设置在 VDDMIN 和 VDDMAX 之间时可靠性最高。它有一个用来显示菜单和错误信息的大 LCD 显示器 (128 x 64)，以及一个支持各种封装类型的可拆卸模块化插槽装置。编程器标准配置中带有一根 ICSP™ 电缆。在单机模式下，MPLAB PM3 器件编程器不必与 PC 相连即可对 PIC 器件进行读取、验证和编程。在该模式下它还可设置代码保护。MPLAB PM3 通过 RS-232 或 USB 电缆连接到 PC 主机上。MPLAB PM3 具备高速通信能力以及优化算法，可对存储器很大的器件进行快速编程，它还采用 SD/MMC 卡用作文件存储及数据安全应用。

22.11 PICSTART Plus 开发编程器

PICSTART Plus 开发编程器是一款易于使用而成本低廉的原型编程器。它通过 COM (RS-232) 端口与 PC 相连。MPLAB 集成开发环境软件使得该编程器的使用简便、高效。PICSTART Plus 开发编程器支持采用 DIP 封装的大部分 PIC 器件，其引脚数最多可达 40 个。引脚数更多的器件，如 PIC16C92X 和 PIC17C76X，可通过连接一个转接插槽来获得支持。PICSTART Plus 开发编程器符合 CE 规范。

22.12 PICKit 2 开发编程器

PICKit™ 2 开发编程器是一个低成本编程器；对于某些选定闪存器件，它也是一个调试器，通过其易于使用的接口可对众多 Microchip 的低档、中档和 PIC18F 系列闪存单片机进行编程。PICKit 2 入门工具包中包含一个有实验布线区的开发板、十二堂系列课程、软件和 HI-TECH 的 PICC™ Lite C 编译器，有助于用户快速掌握 PIC® 单片机的使用。这一工具包为使用 Microchip 功能强大的中档闪存系列单片机进行编程、评估和应用开发，提供了所需的一切。

22.13 演示、开发和评估板

有许多演示、开发和评估板可用于各种 PIC MCU 和 dsPIC DSC，实现对全功能系统的快速应用开发。大多数的演示、开发和评估板都有实验布线区，供用户添加定制电路；还有应用固件和源代码，用于测试和修改。

这些板支持多种功能部件，包括 LED、温度传感器、开关、扬声器、RS-232 接口、LCD 显示器、电位计和附加 EEPROM 存储器。

演示和开发板可用于教学环境，在实验布线区设计定制电路，从而掌握各种单片机应用。

除了 PICDEM™ 和 dsPICDEM™ 演示 / 开发板系列电路外，Microchip 还有一系列评估工具包和演示软件，适用于模拟滤波器设计、KEELOQ® 数据安全产品 IC、CAN、IrDA®、PowerSmart 电池管理、SEEVAL® 评估系统、 Σ - Δ ADC、流速传感器，等等。

有关演示、开发和评估工具包的完整列表，请查阅 Microchip 公司网页 (www.microchip.com)。

23.0 电气特性

本章概述了 dsPIC30F 器件的电气特性。添加的信息将会在此文档的后续版本中给出。

欲知有关 dsPIC30F 架构和内核的更多详细信息，请参见《dsPIC30F 系列参考手册》(DS70046E_CN)。

dsPIC30F 系列器件的绝对最大值如下所示。器件长时间工作在最大值条件下，其稳定性会受到影响。我们建议不要使器件在该规范规定的范围外工作。

绝对最大值 (†)

环境温度.....	-40°C 至 +12°C
储存温度.....	-65°C 至 +150°C
任一引脚（除 VDD 和 MCLR 外）相对于 Vss 的电压（注 1）.....	-0.3V 至 (VDD + 0.3V)
VDD 相对于 Vss 的电压	-0.3 至 +5.5V
MCLR 引脚上相对于 Vss 的电压	0 至 +13.25V
Vss 引脚的最大输出电流.....	300 mA
VDD 引脚的最大输入电流（注 2）	250 mA
输入钳位电流 I _{IK} (V _I < 0 或 V _I > VDD)	±20 mA
输入钳位电流 I _{OK} (V _O < 0 或 V _O > VDD)	±20 mA
任一 I/O 引脚的最大灌电流	25 mA
任一 I/O 引脚的最大拉电流	25 mA
所有端口的最大灌电流总和.....	200 mA
所有端口的最大拉电流总和（注 2）	200 mA

注 1: 如果 MCLR/VPP 引脚上的尖峰电压低于 Vss，感应电流大于 80mA，可能会引起器件锁死。因此当 MCLR/VPP/RE3 引脚驱动为低电平时，应该串联一个 50-100Ω 的电阻，而不是直接把该引脚连接到 Vss。

2: 最大容许电流为器件最大功耗的函数。请参见表 23-2。

† 注意：如果器件工作条件超过上述“绝对最大值”，可能会对器件造成永久性损坏。上述值仅为运行条件极大值，我们建议不要使器件在该规范规定的范围以外运行。器件长时间工作在最大值条件下，其稳定性会受到影响。

23.1 直流特性

表 23-1: 工作速度（单位 MIPS）与电压的关系

VDD 范围	温度范围	最大 MIPS	
		dsPIC30F301x-30I	dsPIC30F301x-20E
4.5 至 5.5V	-40°C 至 +85°C	30	—
4.5 至 5.5V	-40°C 至 125°C	—	20
3.0 至 3.6V	-40°C 至 +85°C	20	—
3.0 至 3.6V	-40°C 至 125°C	—	15
2.5 至 3.0V	-40°C 至 +85°C	10	—

dsPIC30F3010/3011

表 23-2: 工作温度条件

额定指标	符号	最小值	典型值	最大值	单位
dsPIC30F301x-30I					
工作结点温度范围	TJ	-40		+125	°C
工作环境温度范围	TA	-40		+85	°C
dsPIC30F301x-20E					
工作结点温度范围	TJ	-40		+150	°C
工作环境温度范围	TA	-40		+125	°C
功耗: 内部芯片功耗: $P_{INT} = V_{DD} \times (I_{DD} - \sum I_{OH})$ I/O 引脚功耗: $P_{I/O} = \sum (\{V_{DD} - V_{OH}\} \times I_{OH}) + \sum (V_{OL} \times I_{OL})$	PD	PINT + PI/O			W
最大允许功耗	PDMAX	(TJ - TA) / θ_{JA}			W

表 23-3: 封装热阻特性

特性	符号	典型值	最大值	单位	注
封装热阻, 28 脚 SPDIP (SP)	θ_{JA}	42		°C/W	1
封装热阻, 28 脚 SOIC (SO)	θ_{JA}	49		°C/W	1
封装热阻, 40 脚 DIP	θ_{JA}	37		°C/W	1
封装热阻, 44 脚 TQFP (10 x 10 x 1 mm)	θ_{JA}	45		°C/W	1
封装热阻, 44 脚 QFN	θ_{JA}	28		°C/W	1

注 1: 通过封装模拟获取结点到环境的热阻参数 Theta-ja (θ_{JA})。

表 23-4: 直流温度和电压规范

直流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 -40°C ≤ TA ≤ +85°C (工业级) -40°C ≤ TA ≤ +125°C (扩展级)					
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
工作电压 ⁽²⁾							
DC10	VDD	供电电压	2.5	—	5.5	V	工业级温度
DC11	VDD	供电电压	3.0	—	5.5	V	扩展级温度
DC12	VDR	RAM 数据保持电压 ⁽³⁾	—	1.5	—	V	
DC16	VPOR	确保能够产生内部上电复位信号的 VDD 启动电压	—	VSS	—	V	
DC17	SVDD	确保能够产生内部上电复位信号的 VDD 上升速率	0.05			V/ms	在 0.1 秒内上升幅度为 0 至 5V 在 60 ms 内上升幅度为 0 至 3V

注 1: 除非另外说明, “典型值” 栏中的数据均为 5V、25°C 下的值。这些参数仅供设计参考, 未经测试。

2: 参数仅为特征值, 未经生产测试。

3: 这是在不丢失 RAM 数据的前提下, VDD 所能降到的最小电压值。

表 23-5: 直流特性: 工作电流 (I_{DD})

直流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)			
			工作温度			
			-40°C ≤ TA ≤ +85°C (工业级)			
			-40°C ≤ TA ≤ +125°C (扩展级)			
参数编号	典型值 ⁽¹⁾	最大值	单位	条件		
工作电流 (IDD) ⁽²⁾						
DC31a	1.4	2.5	mA	25°C	3.3V 0.128 MIPS LPRC (512 kHz)	
DC31b	1.4	2.5	mA	85°C		
DC31c	1.4	2.5	mA	125°C		
DC31e	3.0	4.5	mA	25°C		
DC31f	2.8	4.5	mA	85°C		
DC31g	2.8	4.5	mA	125°C		
DC30a	3.2	5.0	mA	25°C	3.3V (1.8 MIPS) FRC (7.37 MHz)	
DC30b	3.3	5.0	mA	85°C		
DC30c	3.3	5.0	mA	125°C		
DC30e	6.0	9.0	mA	25°C		
DC30f	5.9	9.0	mA	85°C		
DC30g	5.9	9.0	mA	125°C		
DC23a	10.0	17.0	mA	25°C	3.3V 4 MIPS	
DC23b	10.0	17.0	mA	85°C		
DC23c	11.0	17.0	mA	125°C		
DC23e	17.0	27.0	mA	25°C		
DC23f	17.0	27.0	mA	85°C		
DC23g	18.0	27.0	mA	125°C		
DC24a	24.0	38.0	mA	25°C	3.3V 10 MIPS	
DC24b	25.0	38.0	mA	85°C		
DC24c	25.0	38.0	mA	125°C		
DC24e	41.0	62.0	mA	25°C		
DC24f	41.0	62.0	mA	85°C		
DC24g	41.0	62.0	mA	125°C		
DC27a	46.0	70.0	mA	25°C	3.3V 20 MIPS	
DC27b	46.0	70.0	mA	85°C		
DC27d	76.0	115.0	mA	25°C		
DC27e	76.0	115.0	mA	85°C		
DC27f	76.0	115.0	mA	125°C		
DC29a	109.0	155.0	mA	25°C		
DC29b	108.0	155.0	mA	85°C	5V	30 MIPS

注 1: 除非另外说明, “典型值” 栏中的数据均为 5V、25°C 下的值。这些参数仅供设计参考, 未经测试。

2: 供电电流主要是由工作电压和频率决定的。其他因素, 如 I/O 引脚负载和开关频率、振荡器类型、内部代码执行模式和温度也会影响电流消耗。所有 I_{DD} 测量的测试条件如下: OSC1 由满幅外部方波驱动; 所有 I/O 引脚配置为输入, 并拉至 V_{DD}; MCLR = V_{DD}; 禁止 WDT、FSCM、LVD 和 BOR; CPU、SRAM、程序存储器和数据存储器正常工作; 外设模块不工作。

dsPIC30F3010/3011

表 23-6: 直流特性: 空闲电流 (IDLE)

直流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)		
			工作温度		
			-40°C ≤ Ta ≤ +85°C (工业级)		
			-40°C ≤ Ta ≤ +125°C (扩展级)		
参数编号	典型值 ^(1,2)	最大值	单位	条件	
空闲电流 (IDLE)					
DC51a	1.1	1.8	mA	25°C	0.128 MIPS LPRC (512 kHz)
DC51b	1.1	1.8	mA	85°C	
DC51c	1.1	1.8	mA	125°C	
DC51e	2.6	4.0	mA	25°C	
DC51f	2.4	4.0	mA	85°C	
DC51g	2.3	4.0	mA	125°C	
DC50a	3.2	5.0	mA	25°C	(1.8 MIPS) FRC (7.37 MHz)
DC50b	3.3	5.0	mA	85°C	
DC50c	3.3	5.0	mA	125°C	
DC50e	6.0	9.0	mA	25°C	
DC50f	5.9	9.0	mA	85°C	
DC50g	5.9	9.0	mA	125°C	
DC43a	6.0	9.3	mA	25°C	4 MIPS
DC43b	6.1	9.3	mA	85°C	
DC43c	6.2	9.3	mA	125°C	
DC43e	11.0	17.0	mA	25°C	
DC43f	11.0	17.0	mA	85°C	
DC43g	11.0	17.0	mA	125°C	
DC44a	13.0	21.0	mA	25°C	10 MIPS
DC44b	14.0	21.0	mA	85°C	
DC44c	14.0	21.0	mA	125°C	
DC44e	23.0	35.0	mA	25°C	
DC44f	23.0	35.0	mA	85°C	
DC44g	23.0	35.0	mA	125°C	
DC47a	25.0	40.0	mA	25°C	20 MIPS
DC47b	26.0	40.0	mA	85°C	
DC47d	43.0	60.0	mA	25°C	
DC47e	43.0	60.0	mA	85°C	
DC47f	43.0	60.0	mA	125°C	
DC49a	62.0	80.0	mA	25°C	
DC49b	63.0	80.0	mA	85°C	30 MIPS

注 1: 除非另外说明, “典型值” 栏中的数据均为 5V、25°C 下的值。这些参数仅供设计参考, 未经测试。

2: 基本 IDLE 电流是在关闭内核和所有模块, 但保持时钟工作的条件下测得的。

表 23-7: 直流特性: 掉电电流 (IPD)

直流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)		
			工作温度		
			-40°C ≤ TA ≤ +85°C (工业级)		
			-40°C ≤ TA ≤ +125°C (扩展级)		
参数编号	典型值 ⁽¹⁾	最大值	单位	条件	
掉电电流 (IPD) ⁽²⁾					
DC60a	0.3	14.0	μA	25°C	基本掉电电流
DC60b	1.0	27.0	μA	85°C	
DC60c	12.0	55.0	μA	125°C	
DC60e	0.5	20.0	μA	25°C	
DC60f	2.0	40.0	μA	85°C	
DC60g	17.0	90.0	μA	125°C	
DC61a	8.0	12.0	μA	25°C	看门狗定时器电流: ΔI _{WDT} ⁽³⁾
DC61b	8.0	12.0	μA	85°C	
DC61c	8.0	12.0	μA	125°C	
DC61e	14.0	21.0	μA	25°C	
DC61f	14.0	21.0	μA	85°C	
DC61g	14.0	21.0	μA	125°C	
DC62a	4.0	10.0	μA	25°C	带有 32 kHz 晶振的 Timer1: ΔI _{T132} ⁽³⁾
DC62b	5.0	10.0	μA	85°C	
DC62c	4.0	10.0	μA	125°C	
DC62e	4.0	15.0	μA	25°C	
DC62f	6.0	15.0	μA	85°C	
DC62g	5.0	15.0	μA	125°C	
DC63a	33.0	57.0	μA	25°C	欠压复位: ΔI _{BOR} ⁽³⁾
DC63b	37.0	57.0	μA	85°C	
DC63c	38.0	57.0	μA	125°C	
DC63e	38.0	65.0	μA	25°C	
DC63f	41.0	65.0	μA	85°C	
DC63g	43.0	65.0	μA	125°C	

注 1: 这些参数仅供设计参考, 未经测试。

2: 参数仅为特征值, 未经测试。

3: 这些值表示基本掉电电流与在休眠时使能了指定外设时的掉电电流之差。

dsPIC30F3010/3011

表 23-8: 直流特性: I/O 引脚输入规范

直流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ Ta ≤ +85°C (工业级)				
			-40°C ≤ Ta ≤ +125°C (扩展级)				
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
D110	V _{IL}	输入低电压 ⁽²⁾					
		I/O 引脚: 带施密特触发缓冲器	V _{SS}	—	0.2 V _{DD}	V	
D115		MCLR	V _{SS}	—	0.2 V _{DD}	V	
D116		OSC1 (XT、HS 和 LP 模式)	V _{SS}	—	0.2 V _{DD}	V	
D117		OSC1 (RC 模式) ⁽³⁾	V _{SS}	—	0.3 V _{DD}	V	
D118		SDA, SCL	V _{SS}	—	0.3 V _{DD}	V	禁止 SMBus
D119		SDA, SCL	V _{SS}	—	0.2 V _{DD}	V	使能 SMBus
D120	V _{IH}	输入高电压 ⁽²⁾					
		I/O 引脚: 带施密特触发缓冲器	0.8 V _{DD}	—	V _{DD}	V	
D125		MCLR	0.8 V _{DD}	—	V _{DD}	V	
D126		OSC1 (XT、HS 和 LP 模式)	0.7 V _{DD}	—	V _{DD}	V	
D127		OSC1 (RC 模式) ⁽³⁾	0.9 V _{DD}	—	V _{DD}	V	
D128		SDA, SCL	0.7 V _{DD}	—	V _{DD}	V	禁止 SMBus
D129		SDA, SCL	0.8 V _{DD}	—	V _{DD}	V	使能 SMBus
D130	I _{CNPU}	CNxx 上拉电流 ⁽²⁾	50	250	400	μA	V _{DD} = 5V, V _{PIN} = V _{SS}
D150	I _{IL}	输入漏电流 ⁽²⁾⁽⁴⁾⁽⁵⁾					
		I/O 端口	—	0.01	±1	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD} , 引脚处于高阻态
D151		模拟输入引脚	—	0.50	—	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD} , 引脚处于高阻态
D155		MCLR	—	0.05	±5	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD}
D156		OSC1	—	0.05	±5	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD} , XT、HS 和 LP 振荡器模式

- 注 1: 除非另外说明, “典型值”栏中的数据均为 5V、25°C 下的值。这些参数仅供设计参考, 未经测试。
- 2: 参数仅为特征值, 未经生产测试。
- 3: 在 RC 振荡器配置中, OSC1/CLKI 引脚被配置为施密特触发器输入。在 RC 模式下, 建议不要使用外部时钟驱动 dsPIC30F 器件。
- 4: MCLR 引脚上的泄漏电流主要由施加在该引脚上的电平决定。规定电平为正常工作条件下的电平。在不同的输入电压下可能会测得更高的泄漏电流。
- 5: 负电流定义为自引脚流出的电流。

表 23-9: 直流特性: I/O 引脚输出规范


直流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ Ta ≤ +85°C 工业级)				
			-40°C ≤ Ta ≤ +125°C (扩展级)				
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
DO10	VOL	输出低电压 ⁽²⁾ I/O 端口	—	—	0.6	V	IO _L = 8.5 mA, V _{DD} = 5V
			—	—	TBD	V	IO _L = 2.0 mA, V _{DD} = 3V
DO16		OSC2/CLKO (RC 或 EC 振荡器模式)	—	—	0.6	V	IO _L = 1.6 mA, V _{DD} = 5V
			—	—	TBD	V	IO _L = 2.0 mA, V _{DD} = 3V
DO20	VOH	输出高电压 ⁽²⁾ I/O 端口	V _{DD} - 0.7	—	—	V	IO _H = -3.0 mA, V _{DD} = 5V
			TBD	—	—	V	IO _H = -2.0 mA, V _{DD} = 3V
DO26		OSC2/CLKO (RC 或 EC 振荡器模式)	V _{DD} - 0.7	—	—	V	IO _H = -1.3 mA, V _{DD} = 5V
			TBD	—	—	V	IO _H = -2.0 mA, V _{DD} = 3V
DO50	Cosc2	输出引脚上的容性负载 ⁽²⁾ OSC2/SOSC2 引脚	—	—	15	pF	处在 XTL、XT、HS 和 LP 模式时, 由外部时钟驱动 OSC1。
DO56	Cio	所有 I/O 引脚和 OSC2	—	—	50	pF	RC 或 EC 振荡器模式
DO58	CB	SCL, SDA	—	—	400	pF	I ² C™ 模式

图注: TBD = 待定

注 1: 除非另外说明, “典型值” 栏中的数据均为 5V、25°C 下的值。这些参数仅供设计参考, 未经测试。

2: 参数仅为特征值, 未经生产测试。

图 23-1: 欠压复位特性



dsPIC30F3010/3011

表 23-10: 电气特性: BOR

直流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ Ta ≤ +85°C (工业级)				
			-40°C ≤ Ta ≤ +125°C (扩展级)				
参数编号	符号	特性	最小值	典型值 (1)	最大值	单位	条件
BO10	VBOR	VDD 由高电平跳变为低电平时的 BOR 电压 (2)	BORV = 11 (3)	—	—	—	V 不在工作范围内
			BORV = 10	2.6	—	2.71	V
			BORV = 01	4.1	—	4.4	V
			BORV = 00	4.58	—	4.73	V
BO15	VBHYS		—	5	—	mV	

注 1: 除非另外说明, “典型值” 栏中的数据均为 5V、25°C 下的值。这些参数仅供设计参考, 未经测试。

2: 参数仅为特征值, 未经生产测试。

3: “11” 值不在可用的工作范围内。

表 23-11: 直流特性: 程序存储器和 EEPROM 存储器

直流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ Ta ≤ +85°C (工业级)				
			-40°C ≤ Ta ≤ +125°C (扩展级)				
参数编号	符号	特性	最小值	典型值 (1)	最大值	单位	条件
D120 D121 D122 D123 D124	ED VDRW TDEW TRET IDEW	数据 EEPROM 存储器 (2)					
		字节的耐擦写能力	100K	1M	—	E/W	-40°C ≤ Ta ≤ +85°C
		用于读写操作的 VDD	VMIN	—	5.5	V	使用 EECON 读 / 写 VMIN = 最小工作电压
		擦 / 写周期	—	2	—	ms	
		保存时间	40	100	—	年	在不违反其他规范的前提下
D124 D130 D131 D132 D133 D134 D135 D136 D137 D138	IDEW EP VPR VEB VPEW TPEW TRET TEB IPEW IEB	编程时的 IDD	—	10	30	mA	行擦除
		闪存程序存储器 (2)					
		耐擦写能力	10K	100K	—	E/W	-40°C ≤ Ta ≤ +85°C
		读取时的 VDD	VMIN	—	5.5	V	VMIN = 最小工作电压
		块擦除时的 VDD	4.5	—	5.5	V	
		擦 / 写操作时的 VDD	3.0	—	5.5	V	
		擦 / 写周期	—	2	—	ms	
		保存时间	40	100	—	年	在不违反其他规范的前提下
		ICSP 块擦除时间	—	4	—	ms	
		编程时的 IDD	—	10	30	mA	行擦除
		编程时的 IDD	—	10	30	mA	块擦除

注 1: 除非另外说明, “典型值” 栏中的数据均为 5V、25°C 下的值。

2: 参数仅为特征值, 未经生产测试。

23.2 交流特性和时序参数

本小节包含的信息定义 dsPIC30F 系列的交流特性和时序参数。

表 23-12: 温度和电压规范——AC

交流特性	标准工作条件: 2.5V 至 5.5V (除非另外说明)	
	工作温度	-40°C ≤ TA ≤ +85°C (工业级)
		-40°C ≤ TA ≤ +125°C (扩展级)
	工作电压 VDD 的范围如第 23.0 节 “电气特性” 中的直流规范所述。	

图 23-2: 器件时序规范的负载条件





图 23-3: 外部时钟时序



dsPIC30F3010/3011

表 23-13: 外部时钟时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ TA ≤ +85°C (工业级)				
			-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性	最小值	典型值 (1)	最大值	单位	条件
OS10	Fosc	外部 CLKI 频率 (2) (外部时钟只能用在 EC 模式)	DC	—	40	MHz	EC
			4	—	10	MHz	带 4xPLL 的 EC
			4	—	10	MHz	带 8xPLL 的 EC
			4	—	7.5	MHz	带 16xPLL 的 EC
		振荡器频率 (2)	DC	—	4	MHz	RC
			0.4	—	4	MHz	XTL
			4	—	10	MHz	XT
			4	—	10	MHz	带 4xPLL 的 XT
			4	—	10	MHz	带 8xPLL 的 XT
			4	—	10	MHz	带 16xPLL 的 XT
			10	—	25	MHz	HS
			31	—	33	kHz	LP
			—	7.37	—	MHz	FRC 内部
			—	512	—	kHz	LPRC 内部
OS20	Tosc	Tosc = 1/Fosc	—	—	—	—	Fosc 值见参数 OS10
OS25	Tcy	指令周期 (2)(3)	33	—	DC	ns	见表 23-16
OS30	TosL, TosH	外部时钟输入 (2) (OSC1) 高电平或低电平时间	.45 x Tosc	—	—	ns	EC
OS31	TosR, TosF	外部时钟输入 (2) (OSC1) 上升或下降时间	—	—	20	ns	EC
OS40	TckR	CLKO 上升时间 (2)(4)	—	—	—	ns	见参数 D031
OS41	TckF	CLKO 下降时间 (2)(4)	—	—	—	ns	见参数 D032

注 1: 除非另外说明, 否则“典型值”栏中的数据均为 5V、25°C 条件下的值。这些参数仅供设计参考, 未经测试。

2: 参数仅为特征值, 未经生产测试。

3: 指令周期 (Tcy) 等于输入振荡器时基周期的 2 倍。所有规范值均为器件在标准工作条件下执行代码时对应特定振荡器类型的特性数据。超过规范值可能导致振荡器运行不稳定和 / 或电流消耗超出预期值。所有器件在测试“最小值”时, 都在 OSC1/CLKI 引脚连接了外部时钟。当使用了外部时钟输入时, 所有器件的“最大”周期时间限制为“DC”(没有时钟)。

4: 数据是在 EC 或 ERC 模式下测得的。CLKO 信号是在 OSC2 引脚上测得的。CLKO 在 Q1-Q2 周期为低电平 (1/2 Tcy), Q3-Q4 周期为高电平 (1/2 Tcy)。

表 23-14: PLL 时钟时序规范 (VDD = 2.5 至 5.5 V)

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明)					
		工作温度					
		-40°C ≤ TA ≤ +85°C (工业级)					
		-40°C ≤ TA ≤ +125°C (扩展级)					
参数编号	符号	特性 ⁽¹⁾	最小值	典型值 ⁽²⁾	最大值	单位	条件
OS50	FPLLI	PLL 输入频率范围 ⁽²⁾	4	—	10	MHz	带 4xPLL 的 EC
			4	—	10	MHz	带 8xPLL 的 EC
			4	—	7.5 ⁽⁴⁾	MHz	带 16xPLL 的 EC
			4	—	10	MHz	带 4xPLL 的 XT
			4	—	10	MHz	带 8xPLL 的 XT
			4	—	7.5 ⁽⁴⁾	MHz	带 16xPLL 的 XT
			5 ⁽³⁾	—	10	MHz	带 4xPLL 的 HS/2
			5 ⁽³⁾	—	10	MHz	带 8xPLL 的 HS/2
			5 ⁽³⁾	—	7.5 ⁽⁴⁾	MHz	带 16xPLL 的 HS/2
			4	—	8.33 ⁽³⁾	MHz	带 4xPLL 的 HS/3
			4	—	8.33 ⁽³⁾	MHz	带 8xPLL 的 HS/3
			4	—	7.5 ⁽⁴⁾	MHz	带 16xPLL 的 HS/3
OS51	Fsys	片上 PLL 输出 ⁽²⁾	16	—	120	MHz	带 PLL 的 EC、XT、HS/2、HS/3 模式
OS52	TLOC	PLL 启动时间 (锁相时间)	—	20	50	μs	

注 1: 参数仅为特征值, 未经生产测试。

2: 除非另外说明, 否则“典型值”栏中的数据均为 5V、25°C 条件下的值。这些参数仅供设计参考, 未经测试。

3: 受限于振荡器频率范围。

4: 受限于器件工作频率范围。

表 23-15: PLL 抖动

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明)					
		工作温度					
		-40°C ≤ TA ≤ +85°C (工业级)					
		-40°C ≤ TA ≤ +125°C (扩展级)					
参数编号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件	
OS61	x4 PLL	—	0.251	0.413	%	-40°C ≤ TA ≤ +85°C	VDD = 3.0 至 3.6V
		—	0.251	0.413	%	-40°C ≤ TA ≤ +125°C	VDD = 3.0 至 3.6V
		—	0.256	0.47	%	-40°C ≤ TA ≤ +85°C	VDD = 4.5 至 5.5V
		—	0.256	0.47	%	-40°C ≤ TA ≤ +125°C	VDD = 4.5 至 5.5V
	x8 PLL	—	0.355	0.584	%	-40°C ≤ TA ≤ +85°C	VDD = 3.0 至 3.6V
		—	0.355	0.584	%	-40°C ≤ TA ≤ +125°C	VDD = 3.0 至 3.6V
		—	0.362	0.664	%	-40°C ≤ TA ≤ +85°C	VDD = 4.5 至 5.5V
		—	0.362	0.664	%	-40°C ≤ TA ≤ +125°C	VDD = 4.5 至 5.5V
	x16 PLL	—	0.67	0.92	%	-40°C ≤ TA ≤ +85°C	VDD = 3.0 至 3.6V
		—	0.632	0.956	%	-40°C ≤ TA ≤ +85°C	VDD = 4.5 至 5.5V
		—	0.632	0.956	%	-40°C ≤ TA ≤ +125°C	VDD = 4.5 至 5.5V
		—	0.632	0.956	%	-40°C ≤ TA ≤ +125°C	VDD = 4.5 至 5.5V

注 1: 参数仅为特征值, 未经生产测试。

dsPIC30F3010/3011

表 23-16: 内部时钟时序示例

时钟 振荡器 模式	Fosc (MHz) (1)	Tcy (μs) (2)	MIPS ⁽³⁾ 带 / 不带 PLL	MIPS ⁽³⁾ 带有 PLL x4	MIPS ⁽³⁾ 带有 PLL x8	MIPS ⁽³⁾ 带有 PLL x16
EC	0.200	20.0	0.05	—	—	—
	4	1.0	1.0	4.0	8.0	16.0
	10	0.4	2.5	10.0	20.0	—
	25	0.16	6.25	—	—	—
XT	4	1.0	1.0	4.0	8.0	16.0
	10	0.4	2.5	10.0	20.0	—

- 注 1: 假设: 振荡器后分频器的分频比为 1。
2: 指令执行周期时间: $T_{CY} = 1 / MIPS$ 。
3: 指令执行频率: $MIPS = (F_{OSC} * PLLx) / 4$ [因为每个指令周期共有 4 个 Q 时钟]。

表 23-17: 交流特性: 内部 RC 精度

交流特性 ⁽²⁾		标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 -40°C ≤ Ta ≤ +85°C (工业级) -40°C ≤ Ta ≤ +125°C (扩展级)					
参数 编号	特性	最小值	典型值	最大值	单位	条件	
	内部 FRC 抖动 (FRC 频率 = 7.37 MHz⁽¹⁾)						
OS62	FRC	—	±0.04	±0.16	%	-40°C ≤ Ta ≤ +85°C	VDD = 3.0 至 3.6V
		—	±0.07	±0.23	%	-40°C ≤ Ta ≤ +125°C	VDD = 4.5 至 5.5V
	带 4xPLL 的 FRC	—	±0.31	±0.62	%	-40°C ≤ Ta ≤ +85°C	VDD = 3.0 至 3.6V
		—	±0.34	±0.77	%	-40°C ≤ Ta ≤ +125°C	VDD = 4.5 至 5.5V
	带 8xPLL 的 FRC	—	±0.44	±0.87	%	-40°C ≤ Ta ≤ +85°C	VDD = 3.0 至 3.6V
		—	±0.48	±1.08	%	-40°C ≤ Ta ≤ +125°C	VDD = 4.5 至 5.5V
带 16xPLL 的 FRC	—	±0.71	±1.23	%	-40°C ≤ Ta ≤ +125°C	VDD = 4.5 至 5.5V	
	内部 FRC 精度 (FRC 频率 = 7.37 MHz⁽¹⁾)						
OS63	FRC	—	—	±0.5	%	-40°C ≤ Ta ≤ +125°C	VDD = 3.0 至 5.5V
	内部 FRC 频率漂移 (FRC 频率 = 7.37 MHz⁽¹⁾)						
OS64		-0.7	—	0.5	%	-40°C ≤ Ta ≤ +85°C	VDD = 3.0 至 3.6V
		-0.7	—	0.7	%	-40°C ≤ Ta ≤ +125°C	VDD = 3.0 至 3.6V
		-0.7	—	0.5	%	-40°C ≤ Ta ≤ +85°C	VDD = 4.5 至 5.5V
		-0.7	—	0.7	%	-40°C ≤ Ta ≤ +125°C	VDD = 4.5 至 5.5V

- 注 1: 在 5V 和 25°C 条件下进行频率校准。TUN 位可用于补偿温度漂移。
 2: 将抖动、精度以及漂移百分比的绝对值加在一起得出整个 FRC 的漂移值。

表 23-18: 内部 RC 精度

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 -40°C ≤ TA ≤ +85°C (工业级) -40°C ≤ TA ≤ +125°C (扩展级)				
参数 编号	特性	最小值	典型值	最大值	单位	条件
	LPRC (频率 = 512 kHz ⁽¹⁾)					
OS65		-35	—	+35	%	—

- 注 1: LPRC 频率随 VDD 变化而变化。

dsPIC30F3010/3011

图 23-4: CLKO 和 I/O 时序特性




表 23-19: CLKO 和 I/O 时序要求

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明)					
		工作温度 -40°C ≤ TA ≤ +85°C (工业级) -40°C ≤ TA ≤ +125°C (扩展级)					
参数编号	符号	特性 (1)(2)(3)	最小值	典型值 (4)	最大值	单位	条件
DO31	TioR	端口输出上升时间	—	7	20	ns	—
DO32	TioF	端口输出下降时间	—	7	20	ns	—
DI35	TiNP	INTx 引脚高电平或低电平时间 (输出)	20	—	—	ns	—
DI40	TRBP	CNx 引脚高电平或低电平时间 (输入)	2 Tcy	—	—	ns	—

- 注 1: 这些参数是与内部时钟边沿无关的异步事件。
- 2: 测量是在 RC 和 EC 模式下进行的, 其中 CLKO 输出等于 4 x TOSC。
- 3: 参数仅为特征值, 未经生产测试。
- 4: 除非另外说明, 否则 “典型值” 栏中的数据均为 5V、25°C 条件下的值。

图 23-5: 复位、看门狗定时器、振荡器起振定时器和上电延时定时器的时序特性




表 23-20: 复位、看门狗定时器、振荡器起振定时器、上电延时定时器和欠压复位时序要求

交流特性				标准工作条件: 2.5V 至 5.5V (除非另外说明)			
				工作温度			
				-40°C ≤ TA ≤ +85°C (工业级)			
				-40°C ≤ TA ≤ +125°C (扩展级)			
参数编号	符号	特性 ⁽¹⁾	最小值	典型值 ⁽²⁾	最大值	单位	条件
SY10	TmCL	MCLR 脉冲宽度 (低电平)	2	—	—	μs	-40°C 至 +85°C
SY11	TPWRT	上电延时定时器周期	3 12 50	4 16 64	6 22 90	ms	-40°C 至 +85°C 可由用户编程
SY12	TPOR	上电复位延时	3	10	30	μs	-40°C 至 +85°C
SY13	TIOZ	自 MCLR 低电平或看门狗定时器复位起 I/O 处于高阻态的时间	—	0.8	1.0	μs	
SY20	TWDT1	看门狗定时器超时周期 (无预分频器)	1.4	2.1	2.8	ms	VDD = 5V, -40°C 至 +85°C
	TWDT2		1.4	2.1	2.8	ms	VDD = 3V, -40°C 至 +85°C
SY25	TBOR	欠压复位脉冲宽度 ⁽³⁾	100	—	—	μs	VDD ≤ VBOR (D034)
SY30	TOST	振荡器起振定时器周期	—	1024 TOSC	—	—	TOSC = OSC1 周期
SY35	TFSCM	故障保护时钟监视器延时	—	500	900	μs	-40°C 至 +85°C

注 1: 参数仅为特征值, 未经生产测试。

2: 除非另外说明, 否则“典型值”栏中的数据均为 5V、25°C 条件下的值。

3: 有关 BOR 的情况, 请参见图 23-1 和表 23-10。

dsPIC30F3010/3011

图 23-6: 带隙起振时序特性




表 23-21: 带隙起振时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ TA ≤ +85°C (工业级)				
			-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性 (1)	最小值	典型值 (2)	最大值	单位	条件
SY40	TBGAP	带隙起振时间	—	40	65	μs	定义为使能带隙至带隙参考电压稳定之间的时间。RCON<13> 状态位

- 注 1: 参数仅为特征值, 未经生产测试。
- 2: 除非另外说明, 否则 “典型值” 栏中的数据均为 5V、25°C 条件下的值。

图 23-7: TIMER 1、2、3、4 和 5 外部时钟的时序特性




表 23-22: TIMER1 外部时钟时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)					
			工作温度					
			-40°C ≤ TA ≤ +85°C (工业级)					
			-40°C ≤ TA ≤ +125°C (扩展级)					
参数 编号	符号	特性		最小值	典型 值	最大 值	单位	条件
TA10	TtXH	TxCK 高电平时间	同步, 无预分频器	0.5 Tcy + 20	—	—	ns	还必须满足参数 TA15
			同步, 有预分频器	10	—	—	ns	
			异步	10	—	—	ns	
TA11	TtXL	TxCK 低电平时间	同步, 无预分频器	0.5 Tcy + 20	—	—	ns	还必须满足参数 TA15
			同步, 有预分频器	10	—	—	ns	
			异步	10	—	—	ns	
TA15	TtxP	TxCK 输入周期	同步, 无预分频器	Tcy + 10	—	—	ns	
			同步, 有预分频器	取两者中较 大值: 20 ns 或 (Tcy + 40)/N	—	—	—	N = 预分频值 (1, 8, 64, 256)
			异步	20	—	—	ns	
OS60	Ft1	SOSC1/T1CK 振荡器输入频率范 围 (通过将 TCS (T1CON 的 bit 1) 位 置 1 使能振荡器)		DC	—	50	kHz	
TA20	TckEXTMRL	从外部 TxCK 时钟边沿到定时器发生递 增的延时		0.5 Tcy		1.5 Tcy	—	

dsPIC30F3010/3011

表 23-23: TIMER2 和 TIMER4 外部时钟时序要求

交流特性				标准工作条件: 2.5V 至 5.5V (除非另外说明)				
				工作温度				
				-40°C ≤ TA ≤ +85°C (工业级)				
				-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性		最小值	典型值	最大值	单位	条件
TB10	TtxH	TxCK 高电平时间	同步, 无预分频器	0.5 TCY + 20	—	—	ns	还必须满足参数 TB15
			同步, 有预分频器	10	—	—	ns	
TB11	TtxL	TxCK 低电平时间	同步, 无预分频器	0.5 TCY + 20	—	—	ns	还必须满足参数 TB15
			同步, 有预分频器	10	—	—	ns	
TB15	TtxP	TxCK 输入周期	同步, 无预分频器	TCY + 10	—	—	ns	N = 预分频值 (1, 8, 64, 256)
			同步, 有预分频器	取两者中较大值: 20 ns 或 (TCY + 40)/N				
TB20	TCKEXTMRL	从外部 TxCK 时钟边沿到定时器发生递增的延时		0.5 TCY		1.5 TCY	—	

表 23-24: TIMER3 和 TIMER5 外部时钟时序要求

交流特性				标准工作条件: 2.5V 至 5.5V (除非另外说明)				
				工作温度				
				-40°C ≤ TA ≤ +85°C (工业级)				
				-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性		最小值	典型值	最大值	单位	条件
TC10	TtxH	TxCK 高电平时间	同步	0.5 TCY + 20	—	—	ns	还必须满足参数 TC15
TC11	TtxL	TxCK 低电平时间	同步	0.5 TCY + 20	—	—	ns	还必须满足参数 TC15
TC15	TtxP	TxCK 输入周期	同步, 无预分频器	TCY + 10	—	—	ns	N = 预分频值 (1, 8, 64, 256)
			同步, 有预分频器	取两者中较大值: 20 ns 或 (TCY + 40)/N				
TC20	TCKEXTMRL	从外部 TxCK 时钟边沿到定时器发生递增的延时		0.5 TCY		1.5 TCY	—	

图 23-8: TIMERQ (QE1 模块) 外部时钟时序特性




表 23-25: QE1 模块外部时钟时序要求

交流特性				标准工作条件: 2.5V 至 5.5V (除非另外说明)				
				工作温度				
				-40°C ≤ TA ≤ +85°C (工业级)				
				-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性 ⁽¹⁾		最小值	典型值	最大值	单位	条件
TQ10	TtQH	TQCK 高电平时间	同步, 有预分频器	Tcy + 20		—	ns	还必须满足参数 TQ15
TQ11	TtQL	TQCK 低电平时间	同步, 有预分频器	Tcy + 20		—	ns	还必须满足参数 TQ15
TQ15	TtQP	TQCP 输入周期	同步, 有预分频器	2 * Tcy + 40		—	ns	—
TQ20	TckEXTMRL	从外部 TQCK 时钟边沿到定时器递增的延时		0.5 Tcy		1.5 Tcy	—	—

注 1: 参数仅为特征值, 未经生产测试。

dsPIC30F3010/3011

图 23-9: 输入捕捉 (CAPx) 时序特性




表 23-26: 输入捕捉时序要求

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工业级) $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (扩展级)					
参数编号	符号	特性 ⁽¹⁾		最小值	最大值	单位	条件
IC10	TccL	ICx 输入低电平时间	无预分频	$0.5 T_{CY} + 20$	—	ns	
			有预分频器	10	—	ns	
IC11	TccH	ICx 输入高电平时间	无预分频	$0.5 T_{CY} + 20$	—	ns	
			有预分频器	10	—	ns	
IC15	TccP	ICx 输入周期		$(2 T_{CY} + 40)/N$	—	ns	N = 预分频值 (1、4 或 16)

注 1: 参数仅为特征值, 未经是生产测试。

图 23-10: 输出比较模块 (OCx) 时序特性




表 23-27: 输出比较模块时序要求

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工业级) $-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$ (扩展级)					
参数编号	符号	特性 ⁽¹⁾	最小值	典型值	最大值	单位	条件
OC10	TccF	OCx 输出下降时间	—	—	—	ns	见参数 D032
OC11	TccR	OCx 输出上升时间	—	—	—	ns	见参数 D031

注 1: 参数仅为特征值, 未经生产测试。

图 23-11: OC/PWM 模块时序特性




表 23-28: 简单 OC/PWM 模式时序要求

交流特性				标准工作条件: 2.5V 至 5.5V (除非另外说明)				
				工作温度				
				-40°C ≤ TA ≤ +85°C (工业级)				
				-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性 (1)	最小值	典型值	最大值	单位	条件	
OC15	T _{FD}	故障输入到 PWM I/O 的改变	—	—	50	ns	—	
OC20	T _{FLT}	故障输入脉冲宽度	50	—	—	ns	—	

注 1: 这些参数仅为特征值，未经生产测试。

dsPIC30F3010/3011

图 23-12: 电机控制 PWM 模块故障时序特性





图 23-13: 电机控制 PWM 模块时序特性



注：负载条件请参见图 23-2。

表 23-29: 电机控制 PWM 模块时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ TA ≤ +85°C (工业级)				
			-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性 (1)	最小值	典型值	最大值	单位	条件
MP10	TFPWM	PWM 输出下降时间	—	—	—	ns	见参数 D032
MP11	TRPWM	PWM 输出上升时间	—	—	—	ns	见参数 D031
MP20	TFD	故障输入 ↓ 到 PWM I/O 改变的时间	—	—	50	ns	—
MP30	TFH	最小脉冲宽度	50	—	—	ns	—

注 1: 参数仅为特征值, 未经生产测试。

图 23-14: QEA/QEB 输入特性




表 23-30: 正交编码器时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)			
			工作温度			
			-40°C ≤ TA ≤ +85°C (工业级)			
			-40°C ≤ TA ≤ +125°C (扩展级)			
参数编号	符号	特性 ⁽¹⁾	典型值 ⁽²⁾	最大值	单位	条件
TQ30	TQuL	正交输入低电平时间	6 Tcy	—	ns	—
TQ31	TQuH	正交输入高电平时间	6 Tcy	—	ns	—
TQ35	TQuIN	正交输入周期	12 Tcy	—	ns	—
TQ36	TQuP	正交相位周期	3 Tcy	—	ns	—
TQ40	TQuFL	从开始滤波到识别低电平的时间, 带数字滤波器	3 * N * Tcy	—	ns	N = 1、2、4、16、32、64、128 和 256 (注 2)
TQ41	TQuFH	从开始滤波到识别高电平的时间, 带数字滤波器	3 * N * Tcy	—	ns	N = 1、2、4、16、32、64、128 和 256 (注 2)

注 1: 这些参数仅为特征值, 未经生产测试。

2: N = 索引通道数字滤波器时钟分频选择位 请参见《dsPIC30F 系列参考手册》(DS70046E_CN) 中的第 16 章“正交编码器接口 (QEI)”。

图 23-15: QEI 模块索引脉冲时序特性




表 23-31: QEI 索引脉冲时序要求

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明)				
		工作温度				
		-40°C ≤ TA ≤ +85°C (工业级)				
		-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性 (1)	最小值	最大值	单位	条件
TQ50	TqIL	从开始滤波到识别低电平的时间, 带数字滤波器	3 * N * Tcy	—	ns	N = 1、2、4、16、32、64、128 和 256 (注 2)
TQ51	TqiH	从开始滤波到识别高电平的时间, 带数字滤波器	3 * N * Tcy	—	ns	N = 1、2、4、16、32、64、128 和 256 (注 2)
TQ55	Tqidxr	识别索引脉冲到位置计数器复位 (非门控索引) 的时间	3 Tcy	—	ns	—

注 1: 参数仅为特征值, 未经生产测试。

2: 显示 QEA 和 QEB 与索引脉冲的对齐线只是为了说明位置计数器的复位时序。只显示了正向 (QEA 领先于 QEB) 时序。反向 (QEA 滞后于 QEB) 的时序与此相同, 但是索引脉冲识别发生在下降沿。

图 23-16: SPI 模块主控模式 (CKE = 0) 时序特性




表 23-32: SPI 主控模式 (CKE = 0) 时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ TA ≤ +85°C (工业级)				
			-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性 (1)	最小值	典型值	最大值	单位	条件
SP10	TscL	SCKx 输出低电平时间 (2)	Tcy / 2	—	—	ns	—
SP11	TscH	SCKx 输出高电平时间 (2)	Tcy / 2	—	—	ns	—
SP20	TscF	SCKx 输出下降时间 (3)	—	—	—	ns	见参数 D032
SP21	TscR	SCKx 输出上升时间 (3)	—	—	—	ns	见参数 D031
SP30	TdoF	SCKx 数据输出下降时间 (3)	—	—	—	ns	见参数 D032
SP31	TdoR	SCKx 数据输出上升时间 (3)	—	—	—	ns	见参数 D031
SP35	TscH2doV, TscL2doV	SCKx 沿之后的 SDOx 数据输出有效时间	—	—	30	ns	—
SP40	TdiV2scH, TdiV2scL	SDIx 数据输入到 SCKx 边沿的建立时间	20	—	—	ns	—
SP41	TscH2diL, TscL2diL	SDIx 数据输入到 SCKx 边沿的保持时间	20	—	—	ns	—

- 注 1: 这些参数仅为特征值, 未经生产测试。
- 2: SCK 的最小时钟周期是 100 ns。所以, 在主控模式下生成的时钟必须遵循该规范。
- 3: 假设所有 SPI 引脚上的负载都为 50 pF。

dsPIC30F3010/3011

图 23-17: SPI 模块主控模式 (CKE = 1) 时序特性




表 23-33: SPI 模块主控模式 (CKE = 1) 时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ Ta ≤ +85°C (工业级)				
			-40°C ≤ Ta ≤ +125°C (扩展级)				
参数编号	符号	特性 ⁽¹⁾	最小值	典型值	最大值	单位	条件
SP10	TscL	SCKx 输出低电平时间 ⁽²⁾	Tcy / 2	—	—	ns	—
SP11	TscH	SCKx 输出高电平时间 ⁽²⁾	Tcy / 2	—	—	ns	—
SP20	TscF	SCKx 输出下降时间 ⁽³⁾	—	—	—	ns	见参数 D032
SP21	TscR	SCKx 输出上升时间 ⁽³⁾	—	—	—	ns	见参数 D031
SP30	TdoF	SDOx 数据输出下降时间 ⁽³⁾	—	—	—	ns	见参数 D032
SP31	TdoR	SDOx 数据输出上升时间 ⁽³⁾	—	—	—	ns	见参数 D031
SP35	Tsch2doV, TscL2doV	SCKx 边沿后 SDOx 数据输出有效的时间	—	—	30	ns	—
SP36	TdoV2sc, TdoV2scL	SDOx 数据输出到第一个 SCKx 边沿的建立时间	30	—	—	ns	—
SP40	TdiV2scH, TdiV2scL	SDIx 数据输入到 SCKx 边沿的建立时间	20	—	—	ns	—
SP41	Tsch2diL, TscL2diL	SDIx 数据输入到 SCKx 边沿的保持时间	20	—	—	ns	—

- 注 1: 这些参数仅为特征值, 未经生产测试。
 2: SCK 的最小时钟周期是 100 ns。所以, 在主控模式下生成的时钟必须遵循该规范。
 3: 假设所有 SPI 引脚上的负载都为 50 pF。

图 23-18: SPI 模块从动模式 (CKE = 0) 时序特性




表 23-34: SPI 模块从动模式 (CKE = 0) 时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ Ta ≤ +85°C (工业级)				
			-40°C ≤ Ta ≤ +125°C (扩展级)				
参数编号	符号	特性 (1)	最小值	典型值 (2)	最大值	单位	条件
SP70	TscL	SCKx 输入低电平时间	30	—	—	ns	—
SP71	Tsch	SCKx 输入高电平时间	30	—	—	ns	—
SP72	TscF	SCKx 输入下降时间 (3)	—	10	25	ns	—
SP73	TscR	SCKx 输入上升时间 (3)	—	10	25	ns	—
SP30	TdoF	SDOx 数据输出下降时间 (3)	—	—	—	ns	见 D032
SP31	TdoR	SDOx 数据输出上升时间 (3)	—	—	—	ns	见 D031
SP35	Tsch2doV, TscL2doV	SCKx 边沿后 SDOx 数据输出有效的时间	—	—	30	ns	—
SP40	TdiV2scH, TdiV2scL	SDIx 数据输入到 SCKx 边沿的建立时间	20	—	—	ns	—
SP41	Tsch2diL, TscL2diL	SDIx 数据输入到 SCKx 边沿的保持时间	20	—	—	ns	—
SP50	TssL2scH, TssL2scL	SSx↓ 到 SCKx↑ 或 SCKx↓ 输入的时间	120	—	—	ns	—
SP51	TssH2doZ	SSx↑ 到 SDOx 输出呈现高抗态的时间 (3)	10	—	50	ns	—
SP52	Tsch2ssH, TscL2ssH	SCK 边沿后 SSx 有效的时间	1.5 Tcy + 40	—	—	ns	—

注 1: 这些参数仅为特征值, 未经生产测试。

2: 除非另外说明, 否则“典型值”栏中的数据均为 5V、25°C 条件下的值。这些参数未经测试, 仅供设计参考。

3: 假设所有 SPI 引脚上的负载都为 50 pF。

图 23-19: SPI 模块从动模式 (CKE = 1) 时序特性




表 23-35: SPI 模块从动模式 (CKE = 1) 时序要求

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ T _A ≤ +85°C (工业级)				
			-40°C ≤ T _A ≤ +125°C (扩展级)				
参数编号	符号	特性 ⁽¹⁾	最小值	典型值 ⁽²⁾	最大值	单位	条件
SP70	TscL	SCKx 输入低电平时间	30	—	—	ns	—
SP71	TscH	SCKx 输入高电平时间	30	—	—	ns	—
SP72	TscF	SCKx 输入下降时间 ⁽³⁾	—	10	25	ns	—
SP73	TscR	SCKx 输入上升时间 ⁽³⁾	—	10	25	ns	—
SP30	TdoF	SDOx 数据输出下降时间 ⁽³⁾	—	—	—	ns	见参数 D032
SP31	TdoR	SDOx 数据输出上升时间 ⁽³⁾	—	—	—	ns	见参数 D031
SP35	TscH2doV, TscL2doV	SCKx 边沿后 SDOx 数据输出有效的时间	—	—	30	ns	—
SP40	TdiV2scH, TdiV2scL	SDIx 数据输入到 SCKx 边沿的建立时间	20	—	—	ns	—
SP41	TscH2diL, TscL2diL	SDIx 数据输入到 SCKx 边沿的保持时间	20	—	—	ns	—
SP50	TssL2scH, TssL2scL	$\overline{SSx}$ ↓ 到 SCKx↓ 或 SCKx↑ 输入的时间	120	—	—	ns	—
SP51	TssH2doZ	$\overline{SS}$ ↑ 到 SDOx 输出呈现高抗阻的时间 ⁽⁴⁾	10	—	50	ns	—
SP52	TscH2ssH, TscL2ssH	SCKx 边沿后 $\overline{SSx}$ ↑ 的时间	1.5 T _{CY} + 40	—	—	ns	—
SP60	TssL2doV	$\overline{SSx}$ 边沿后 SDOx 数据输出有效的时间	—	—	50	ns	—

注 1: 这些参数仅为特征值, 未经生产测试。

2: 除非另外说明, 否则“典型值”栏中的数据均为 5V、25°C 条件下的值。这些参数未经测试, 仅供设计参考。

3: SCK 的最小时钟周期是 100 ns。所以, 在主控模式下生成的时钟必须遵循该规范。

4: 假设所有 SPI 引脚上的负载都为 50 pF。

图 23-20: I²C™ 总线启动 / 停止位时序特性 (主控模式)




图 23-21: I²C™ 总线数据时序特性 (主控模式)




表 23-36: I²C™ 总线数据时序特性 (主控模式)

交流特性				标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 -40°C ≤ TA ≤ +85°C (工业级) -40°C ≤ TA ≤ +125°C (扩展级)			
参数编号	符号	特性		最小值 ⁽¹⁾	最大值	单位	条件
IM10	TLO:SCL	时钟低电平时间	100 kHz 模式	Tcy/2 (BRG + 1)	—	μs	—
			400 kHz 模式	Tcy/2 (BRG + 1)	—	μs	—
			1 MHz 模式 ⁽²⁾	Tcy/2 (BRG + 1)	—	μs	—
IM11	THI:SCL	时钟高电平时间	100 kHz 模式	Tcy/2 (BRG + 1)	—	μs	—
			400 kHz 模式	Tcy/2 (BRG + 1)	—	μs	—
			1 MHz 模式 ⁽²⁾	Tcy/2 (BRG + 1)	—	μs	—
IM20	TF:SCL	SDA 和 SCL 下降时间	100 kHz 模式	—	300	ns	CB 值被规定在 10 pF 到 400 pF 之间
			400 kHz 模式	20 + 0.1 CB	300	ns	
			1 MHz 模式 ⁽²⁾	—	100	ns	
IM21	TR:SCL	SDA 和 SCL 上升时间	100 kHz 模式	—	1000	ns	CB 值被规定在 10 pF 到 400 pF 之间
			400 kHz 模式	20 + 0.1 CB	300	ns	
			1 MHz 模式 ⁽²⁾	—	300	ns	
IM25	TSU:DAT	数据输入的 建立时间	100 kHz 模式	250	—	ns	—
			400 kHz 模式	100	—	ns	
			1 MHz 模式 ⁽²⁾	TBD	—	ns	
IM26	THD:DAT	数据输入的 保持时间	100 kHz 模式	0	—	ns	—
			400 kHz 模式	0	0.9	μs	
			1 MHz 模式 ⁽²⁾	TBD	—	ns	
IM30	TSU:STA	启动条件 建立时间	100 kHz 模式	Tcy/2 (BRG + 1)	—	μs	仅与重复启动条件有关
			400 kHz 模式	Tcy/2 (BRG + 1)	—	μs	
			1 MHz 模式 ⁽²⁾	Tcy/2 (BRG + 1)	—	μs	
IM31	THD:STA	启动条件 保持时间	100 kHz 模式	Tcy/2 (BRG + 1)	—	μs	该周期之后产生第一个时钟脉冲
			400 kHz 模式	Tcy/2 (BRG + 1)	—	μs	
			1 MHz 模式 ⁽²⁾	Tcy/2 (BRG + 1)	—	μs	
IM33	TSU:STO	停止条件 建立时间	100 kHz 模式	Tcy/2 (BRG + 1)	—	μs	—
			400 kHz 模式	Tcy/2 (BRG + 1)	—	μs	
			1 MHz 模式 ⁽²⁾	Tcy/2 (BRG + 1)	—	μs	
IM34	THD:STO	停止条件 保持时间	100 kHz 模式	Tcy/2 (BRG + 1)	—	ns	—
			400 kHz 模式	Tcy/2 (BRG + 1)	—	ns	
			1 MHz 模式 ⁽²⁾	Tcy/2 (BRG + 1)	—	ns	
IM40	TAA:SCL	时钟输出 有效时间	100 kHz 模式	—	3500	ns	—
			400 kHz 模式	—	1000	ns	—
			1 MHz 模式 ⁽²⁾	—	—	ns	—
IM45	TBF:SDA	总线空闲时间	100 kHz 模式	4.7	—	μs	启动一个新的发送之前 总线必须处于空闲状态
			400 kHz 模式	1.3	—	μs	
			1 MHz 模式 ⁽²⁾	TBD	—	μs	
IM50	CB	总线的容性负载		—	400	pF	

注 1: BRG 是 I²C 波特率生成器的值。请参见《dsPIC30F 系列参考手册》(DS70046E_CN) 中的第 21 章 “I²C”。

2: 对所有 I²C 引脚, 最大引脚电容 = 10 pF (仅 1 MHz 模式)。

dsPIC30F3010/3011

图 23-22: I²C™ 总线启动 / 停止位时序特性 (从动模式)




图 23-23: I²C 总线数据时序特性 (从动模式)




表 23-37: I²C™ 总线数据时序要求 (从动模式)

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ TA ≤ +85°C (工业级)				
			-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性		最小值	最大值	单位	条件
IS10	TLO:SCL	时钟低电平时间	100 kHz 模式	4.7	—	μs	器件的工作频率至少为 1.5 MHz
			400 kHz 模式	1.3	—	μs	器件的工作频率至少为 10 MHz
			1 MHz 模式 ⁽¹⁾	0.5	—	μs	—
IS11	THI:SCL	时钟高电平时间	100 kHz 模式	4.0	—	μs	器件的工作频率至少为 1.5 MHz
			400 kHz 模式	0.6	—	μs	器件的工作频率至少为 10 MHz
			1 MHz 模式 ⁽¹⁾	0.5	—	μs	—
IS20	TF:SCL	SDA 和 SCL 下降时间	100 kHz 模式	—	300	ns	Cb 值被规定在 10 pF 到 400 pF 之间
			400 kHz 模式	20 + 0.1 Cb	300	ns	
			1 MHz 模式 ⁽¹⁾	—	100	ns	
IS21	TR:SCL	SDA 和 SCL 上升时间	100 kHz 模式	—	1000	ns	Cb 值被规定在 10 pF 到 400 pF 之间
			400 kHz 模式	20 + 0.1 Cb	300	ns	
			1 MHz 模式 ⁽¹⁾	—	300	ns	

注 1: 对于所有的 I²C 引脚, 最大引脚电容 = 10 pF (仅 1 MHz 模式)。

表 23-37: I²C™ 总线数据时序要求 (从动模式) (续)

交流特性		标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 -40°C ≤ T _A ≤ +85°C (工业级) -40°C ≤ T _A ≤ +125°C (扩展级)					
参数编号	符号	特性	最小值	最大值	单位	条件	
IS25	TSU:DAT	数据输入的 建立时间	100 kHz 模式	250	—	ns	—
			400 kHz 模式	100	—	ns	
			1 MHz 模式 ⁽¹⁾	100	—	ns	
IS26	THD:DAT	数据输入的 保持时间	100 kHz 模式	0	—	ns	—
			400 kHz 模式	0	0.9	μs	
			1 MHz 模式 ⁽¹⁾	0	0.3	μs	
IS30	TSU:STA	启动条件 建立时间	100 kHz 模式	4.7	—	μs	仅与重复启动条件相关
			400 kHz 模式	0.6	—	μs	
			1 MHz 模式 ⁽¹⁾	0.25	—	μs	
IS31	THD:STA	启动条件 保持时间	100 kHz 模式	4.0	—	μs	这个周期后产生第一个时钟脉冲
			400 kHz 模式	0.6	—	μs	
			1 MHz 模式 ⁽¹⁾	0.25	—	μs	
IS33	TSU:STO	停止条件 建立时间	100 kHz 模式	4.7	—	μs	—
			400 kHz 模式	0.6	—	μs	
			1 MHz 模式 ⁽¹⁾	0.6	—	μs	
IS34	THD:STO	停止条件 保持时间	100 kHz 模式	4000	—	ns	—
			400 kHz 模式	600	—	ns	
			1 MHz 模式 ⁽¹⁾	250	—	ns	
IS40	TAA:SCL	时钟输出 有效时间	100 kHz 模式	0	3500	ns	—
			400 kHz 模式	0	1000	ns	
			1 MHz 模式 ⁽¹⁾	0	350	ns	
IS45	TBF:SDA	总线空闲时间	100 kHz 模式	4.7	—	μs	启动一个新的发送之前总线必须处于空闲状态
			400 kHz 模式	1.3	—	μs	
			1 MHz 模式 ⁽¹⁾	0.5	—	μs	
IS50	CB	总线的容性负载	—	—	400	pF	—

注 1: 对于所有的 I²C 引脚, 最大引脚电容 = 10 pF (仅 1 MHz 模式)。

dsPIC30F3010/3011

表 23-38: 10 位高速 ADC 模块规范

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ TA ≤ +85°C (工业级)				
			-40°C ≤ TA ≤ +125°C (扩展级)				
参数编号	符号	特性 ⁽¹⁾	最小值	典型值	最大值	单位	条件
器件电源							
AD01	AVDD	模块 VDD 电源	VDD - 0.3 或 2.7 中的较大值	—	VDD + 0.3 或 5.5 中的较小值	V	—
AD02	AVSS	模块 Vss 电源	Vss - 0.3	—	Vss + 0.3	V	—
参考输入							
AD05	VREFH	参考高电压	AVss + 2.7	—	AVDD	V	—
AD06	VREFL	参考低电压	AVss	—	AVDD - 2.7	V	—
AD07	VREF	绝对参考电压	AVss - 0.3	—	AVDD + 3	V	—
AD08	IREF	电流消耗	—	200 .001	300 3	μA μA	A/D 工作 A/D 关闭
模拟输入							
AD10	VINH-VINL	满量程输入范围	VREFL		VREFH	V	—
AD12	—	漏电流	—	±0.001	±0.244	μA	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 5V 源阻抗 = 5 kΩ
AD13	—	漏电流	—	±0.001	±0.244	μA	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 3V 源阻抗 = 5 kΩ
AD17	RIN	模拟电压源的推荐阻抗	—	—	5K	Ω	—
DC 精度 ⁽²⁾							
AD20	Nr	分辨率	10 个数据位			位	—
AD21	INL	积分非线性	-	±1	±1	LSb	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 5V
AD21A	INL	积分非线性	-	±1	±1	LSb	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 3V
AD22	DNL	微分非线性	-	±1	±1	LSb	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 5V
AD22A	DNL	微分非线性	-	±1	±1	LSb	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 3V
AD23	GERR	增益误差	±1	±5	±6	LSb	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 5V
AD23A	GERR	增益误差	±1	±5	±6	LSb	VINL = AVSS = VREFL = 0V, AVDD = VREFH = 3V

注 1: 参数仅为特征值, 未经生产测试。

2: 测量是在将外部 VREF+ 和 VREF- 用作 ADC 参考电压时进行的


3: A/D 转换结果不会因输入电压的增加而减小, 并且不会丢失编码。

表 23-38: 10 位高速 ADC 模块规范 (续)

交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明)				
			工作温度				
			-40°C ≤ T _A ≤ +85°C (工业级)				
			-40°C ≤ T _A ≤ +125°C (扩展级)				
参数编号	符号	特性 ⁽¹⁾	最小值	典型值	最大值	单位	条件
AD24	E _{OFF}	失调误差 ⁽²⁾	±1	±2	±3	LSb	V _{INL} = AV _{SS} = V _{REFL} = 0V, AV _{DD} = V _{REFH} = 5V
AD24A	E _{OFF}	失调误差 ⁽²⁾	±1	±2	±3	LSb	V _{INL} = AV _{SS} = V _{REFL} = 0V, AV _{DD} = V _{REFH} = 3V
AD25	—	单调性 ⁽³⁾	—	—	—	—	保证
动态性能							
AD30	THD	总谐波失真	—	-64	-67	dB	—
AD31	SINAD	信噪比和失真	—	57	58	dB	—
AD32	SFDR	伪空闲动态范围	—	67	71	dB	—
AD33	F _{NYQ}	输入信号带宽	—	—	500	kHz	—
AD34	ENOB	有效位数	9.29	9.41	—	位	—


- 注 1: 参数仅为特征值, 未经生产测试。
- 2: 测量是在将外部 V_{REF+} 和 V_{REF-} 用作 ADC 参考电压时进行的
- 3: A/D 转换结果不会因输入电压的增加而减小, 并且不会丢失编码。

图 23-24: 10 位高速 ADC 时序特性 (CHPS = 01, SIMSAM = 0, ASAM = 0, SSRC = 000)



- ① —— 软件将 ADCON. SAMP 置 1 以启动采样。
- ② —— 放电周期后开始采样。
《dsPIC30F 系列参考手册》(DS70046E_CN)的第 17 章“10 位 A/D 转换器”对 Tsamp 进行了说明。
- ③ —— 软件清零 ADCON. SAMP 启动转换。
- ④ —— 采样结束, 转换开始。
- ⑤ —— 转换 bit 9。
- ⑥ —— 转换 bit 8。
- ⑧ —— 转换 bit 0。
- ⑨ —— 转换完成需要一个 TAD。

图 23-25: 10 位高速 ADC 时序特性 (CHPS = 01, SIMSAM = 0, ASAM = 1, SSRC = 111, SAMC = 00001)



dsPIC30F3010/3011

表 23-39: 10 位高速 A/D 转换时序要求


交流特性			标准工作条件: 2.5V 至 5.5V (除非另外说明) 工作温度 -40°C ≤ TA ≤ +85°C (工业级) -40°C ≤ TA ≤ +125°C (扩展级)				
参数	符号	特性	最小值	典型值	最大值	单位	条件
时钟参数							
AD50	TAD	A/D 时钟周期	—	84	—	ns	见表 20-2 ⁽¹⁾
AD51	tRC	A/D 内部 RC 振荡器周期	700	900	1100	ns	—
转换速率							
AD55	tCONV	转换时间	—	12 TAD	—	—	—
AD56	FCNV	吞吐率	—	1.0	—	Msp/s	见表 20-2 ⁽¹⁾
AD57	TSAMP	采样时间	—	1 TAD	—	—	见表 20-2 ⁽¹⁾
时序参数							
AD60	tPCS	从采样触发转换的时间	—	1.0 TAD	—	—	—
AD61	tPSS	将采样位 (SAMP) 置 1 开始采样	.5 TAD	—	1.5 TAD	—	—
AD62	tCSS	转换完成到采样开始 (ASAM = 1) 的时间	—	.5 TAD	—	—	—
AD63	tDPU	模拟环节在 A/D 关闭到 A/D 打开之间的稳定时间	—	20	—	μs	—

注 1: 由于采样电容最终将放电, 大于 100 μs 的时钟周期将影响线性性能 (尤其在温度上升时)。


24.0 封装信息

24.1 封装标识信息

28 引脚 PDIP (小型 DIP)




示例




28 引脚 SOIC




示例




44 引脚 QFN




示例



40 引脚 PDIP



示例




图注: XX...X 客户信息
Y 年份代码 (日历年的最后一位数字)
YY 年份代码 (日历年的最后两位数字)
WW 星期代码 (1 月 1 日的星期代码为 “01”)
NNN 以字母数字排序的追踪代码
(e3) 雾锡 (Matte Tin, Sn) 的 JEDEC 无铅标志
* 表示无铅封装。JEDEC 无铅标志 (e3) 标示于此种封装的外包装上。

注: Microchip 元器件编号如果无法在同一行内完整标注, 将换行标出, 因此会限制表示客户信息的字符数。


dsPIC30F3010/3011

封装标识信息（续）


44 引脚 TQFP




示例



44 引脚 QFN




示例



24.2 封装详细信息

28 引脚小型塑封双列直插式封装（SP）——主体 300mil（PDIP）

注：最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



	单位	英寸*			毫米		
		最小	正常	最大	最小	正常	最大
引脚数	n	28			28		
引脚间距	p		.100			2.54	
顶端到固定面高度	A	.140	.150	.160	3.56	3.81	4.06
塑模封装厚度	A2	.125	.130	.135	3.18	3.30	3.43
底端到固定面高度	A1	.015			0.38		
肩到肩宽度	E	.300	.310	.325	7.62	7.87	8.26
塑模封装宽度	E1	.275	.285	.295	6.99	7.24	7.49
总长度	D	1.345	1.365	1.385	34.16	34.67	35.18
引脚尖到固定面高度	L	.125	.130	.135	3.18	3.30	3.43
引脚厚度	c	.008	.012	.015	0.20	0.29	0.38
引脚上部宽度	B1	.040	.053	.065	1.02	1.33	1.65
引脚下部宽度	B	.016	.019	.022	0.41	0.48	0.56
总排列间距 §	eB	.320	.350	.430	8.13	8.89	10.92
塑模顶部锥度	α	5	10	15	5	10	15
塑模底部锥度	β	5	10	15	5	10	15

* 控制参数

§ 重要特性

注：

尺寸 D 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸（0.254 毫米）。


等同于 JEDEC 号：MO-095

图号：C04-070

dsPIC30F3010/3011

28 引脚塑封宽条小外形封装——主体 300mil（SOIC）

注：最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



单位		英寸 *			毫米		
尺寸范围		最小	正常	最大	最小	正常	最大
引脚数	n	28			28		
引脚间距	P		.050			1.27	
总高度	A	.093	.099	.104	2.36	2.50	2.64
塑模封装厚度	A2	.088	.091	.094	2.24	2.31	2.39
悬空间隙 §	A1	.004	.008	.012	0.10	0.20	0.30
总宽度	E	.394	.407	.420	10.01	10.34	10.67
塑模封装宽度	E1	.288	.295	.299	7.32	7.49	7.59
总长度	D	.695	.704	.712	17.65	17.87	18.08
引脚投影长度	h	.010	.020	.029	0.25	0.50	0.74
底脚长度	L	.016	.033	.050	0.41	0.84	1.27
底脚倾角	φ	0	4	8	0	4	8
引脚厚度	c	.009	.011	.013	0.23	0.28	0.33
引脚宽度	B	.014	.017	.020	0.36	0.42	0.51
塑模顶部锥度	α	0	12	15	0	12	15
塑模底部锥度	β	0	12	15	0	12	15

* 控制参数

§ 重要特性

注：


尺寸 D 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸（0.254 毫米）。

等同于 JEDEC 号：MS-013

图号：C04-052

40 引脚塑封双列直插式封装（P）——主体 600mil（PDIP）

注： 最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



单位		英寸*			毫米		
尺寸范围		最小	正常	最大	最小	正常	最大
引脚数	n	40			40		
引脚间距	p		.100			2.54	
顶端到固定面高度	A	.160	.175	.190	4.06	4.45	4.83
塑模封装厚度	A2	.140	.150	.160	3.56	3.81	4.06
底端到固定面高度	A1	.015			0.38		
肩到肩宽度	E	.595	.600	.625	15.11	15.24	15.88
塑模封装宽度	E1	.530	.545	.560	13.46	13.84	14.22
总长度	D	2.045	2.058	2.065	51.94	52.26	52.45
引脚尖到固定面高度	L	.120	.130	.135	3.05	3.30	3.43
引脚厚度	c	.008	.012	.015	0.20	0.29	0.38
引脚上部宽度	B1	.030	.050	.070	0.76	1.27	1.78
引脚下部宽度	B	.014	.018	.022	0.36	0.46	0.56
总排列间距	§ eB	.620	.650	.680	15.75	16.51	17.27
塑模顶部锥度	α	5	10	15	5	10	15
塑模底部锥度	β	5	10	15	5	10	15

* 控制参数

§ 重要特性

注：

尺寸 D 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.010 英寸（0.254 毫米）。


等同于 JEDEC 号：MO-011

图号：C04-016

dsPIC30F3010/3011

44 引脚塑封薄型正方形扁平封装（PT）主体 10x10x1 mm，引脚形式 1.0/0.10 mm（TQFP）

注：最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



单位		英寸			毫米 *		
尺寸范围		最小	正常	最大	最小	正常	最大
引脚数	n	44			44		
引脚间距	p	.031			0.80		
每侧引脚数	n1	11			11		
总高度	A	.039	.043	.047	1.00	1.10	1.20
塑模封装厚度	A2	.037	.039	.041	0.95	1.00	1.05
悬空间隙	A1	.002	.004	.006	0.05	0.10	0.15
底脚长度	L	.018	.024	.030	0.45	0.60	0.75
引脚投影长度（参考）	F	.039 REF.			1.00 REF.		
底脚倾角	φ	0	3.5	7	0	3.5	7
总宽度	E	.463	.472	.482	11.75	12.00	12.25
总长度	D	.463	.472	.482	11.75	12.00	12.25
塑模封装宽度	E1	.390	.394	.398	9.90	10.00	10.10
塑模封装长度	D1	.390	.394	.398	9.90	10.00	10.10
引脚厚度	c	.004	.006	.008	0.09	0.15	0.20
引脚宽度	B	.012	.015	.017	0.30	0.38	0.44
引脚 1 切角斜面	CH	.025	.035	.045	0.64	0.89	1.14
塑模顶部锥度	α	5	10	15	5	10	15
塑模底部锥度	β	5	10	15	5	10	15

* 控制参数

注：

尺寸 D 和 E1 不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过 0.10 英寸（0.254 毫米）。

REF：参考尺寸，只作为参考信息，通常无公差。

参见 ASME Y14.5M


等同于 JEDEC 号：MS-026

图号：C04-076

修订于 07-22-05

44 引脚塑封正方形扁平无脚封装——主体 8x8 mm（QFN）

注： 最新封装图请至 <http://www.microchip.com/packaging> 查看 Microchip 封装规范。



单位		英寸			毫米 *		
尺寸范围		最小	正常	最大	最小	正常	最大
触点数	n		44			44	
引脚间距	P	.026 BSC			.65 BSC		
总高度	A	.031	.035	.039	0.80	0.90	1.00
悬空间隙	A1	.000	.001	.002	0	0.02	0.05
基底厚度	A3	.010 REF			.25 REF		
总宽度	E	.309	.315	.321	7.85	8.00	8.15
外露金属焊垫宽度	E2	.236	.258	.260	5.99	6.55	6.60
总长度	D	.309	.315	.321	7.85	8.00	8.15
外露金属焊垫长度	D2	.236	.258	.260	5.99	6.55	6.60
触点宽度	B	.008	.013	.013	0.20	0.33	0.35
触点长度	L	.014	.016	.019	0.35	0.40	0.48
触点到外露金属焊垫的距离	K	.014	-	-	0.20	-	-

* 控制参数

§ 重要特性

注：

1. 引脚 1 定位标记的形状可能不同，但必须位于阴影区内。

2. 外露金属衬底尺寸随管芯踏板大小而变化。

BSC: 基本尺寸。理论上显示精确值，无公差。

请参见 ASME Y14.5M

REF: 参考尺寸，通常无公差，仅供参考。

请参见 ASME Y14.5M

等同于 JEDEC 号：M0-220

图号：C04-103

修订于：05-09-12

注：

附录 A: 版本历史

版本 B (2006 年 5 月)

该数据手册的早期版本包含高级信息或初稿信息。这些信息中的特征数据不完整。

该版本做了以下更改:

- 支持 I²C 从地址 (见表 17-1)
- ADC 转换时钟选择允许以 1 Msps 进行操作 (见第 19.0 节 “10 位高速模数转换器 (ADC) 模块”)
- 工作电流 (IDD) 规范 (见表 23-5)
- 掉电电流 (IPD) (见表 23-7)
- I/O 引脚输入规范 (见表 23-8)
- BOR 电压限制 (见表 23-10)
- 看门狗定时器延时限制 (见表 23-20)

注：

索引

数字

10 位高速 A/D 转换器	
A/D 采集要求	130
ADCHS	123
ADCON1	123
ADCON2	123
ADCON3	123
ADCSSL	123
ADPCFG	123
编程转换触发器的启动	126
CPU 空闲模式下的操作	131
CPU 休眠模式下的操作	131
采样要求	130
掉电模式	131
复位的影响	131
寄存器映射	133
结果缓冲器	125
连接注意事项	132
配置模拟端口引脚	132
输出格式	131
选择转换序列	125
中止转换	126
转换操作	125
10 位高速模数转换器 (ADC) 模块	123
16 位上 / 下位置计数器模式	
错误校验	86
计数方向状态	86

A

A/D	
1 Msps 配置指南	128
600 ksps 配置指南	129
参考电压原理图	128
选择转换时钟	126
转换速率参数	127
AC 特性	169
负载条件	169
AC 温度和电压规范	169
ADC	
750 ksps 配置指南	129
转换速率	127

B

BOR. 请参见欠压复位	
BOR 特性	168
备用 16 位定时器 / 计数器	87
备用向量表	45
编程操作	
擦除程序存储器的一行	49
对闪存程序存储器编程的算法	49
启动编程序列	50
装载写锁存器	50
编程模型	16
图	17
变更通知客户服务	215
边沿对齐的 PWM	95

C

C 编译器	
MPLAB C18	158
MPLAB C30	158
CLKOUT 和 I/O 时序	
特性	174

要求	174
CPU 空闲模式下的 PWM 工作原理	100
CPU 空闲模式下的输出比较工作原理	83
CPU 休眠模式下的 PWM 工作原理	100
CPU 空闲模式下的 SPI 工作原理	105
CPU 休眠模式下的 SPI 工作原理	105
操作码描述中使用的符号	150
程序存储器和 EEPROM 存储器特性	168
程序地址空间	23
表指令	
TBLRDH	25
TBLRDL	25
TBLWTH	25
TBLWTL	25
存储器映射	23
构成	24
使用表指令访问程序存储器中的数据	25
用地址生成访问数据	24
程序计数器	16
程序空间可视性	
映射到程序空间的操作	27
程序数据表访问	26
除法支持	18
从休眠或空闲中唤醒	45
从休眠中唤醒	135
存储器构成	23

D

DC 特性	161
BOR	168
程序存储器和 EEPROM 存储器	168
掉电电流 (IPD)	165
工作电流 (IDD)	163
I/O 引脚输出规范	167
空闲电流 (IDLE)	164
欠压复位	167
温度和电压规范	161
dsPIC30F3010 端口寄存器映射	59
dsPIC30F3011 端口寄存器映射	60
DSP 引擎	18
乘法器	20
代码保护	135
代码示例	
擦除程序存储器的一行	49
擦除数据 EEPROM 块	54
擦除数据 EEPROM 字	54
读数据 EEPROM	53
启动编程序列	50
数据 EEPROM 块写操作	56
数据 EEPROM 字写操作	55
装载写锁存器	50
带隙起振时间	
时序特性	176
要求	176
单脉冲 PWM 操作	98
地址发生器单元	35
电机控制 PWM 模块	91
故障时序特性	182
时序特性	182
时序要求	182
电气特性	161
AC	169
DC	161
掉电电流 (IPD)	165

dsPIC30F3010/3011

独立 PWM 输出	98
读者反馈表	216
端口写 / 读示例	58

F

封装	199
标识	199
复位	135, 141
复位	135, 141
BOR, 可编程	143
具有长晶振起振时间的 POR	143
POR	141
POR, 在无 FSCM 和 PWRT 的条件下工作	143
复位过程	
复位源	43
复位时序特性	175
复位时序要求	175
复位顺序	43
负载条件	169

G

公式	
A/D 转换时钟	126
波特率	119
串行时钟速率	112
PWM 分辨率	94
PWM 周期	94
工作电流 (IDD)	163

H

互补 PWM 操作	96
汇编器	
MPASM 汇编器	158

I

I/O 端口	57
并行 (PIO)	57
I/O 引脚规范	
输出	167
I ² C7 位从动模式工作原理	
发送	109
接收	109
I ² C10 位从动模式工作原理	109
发送	110
接收	110
I ² C 模块	
编程模型	107
CPU 休眠和空闲模式下的工作原理	112
地址	109
各种模式	107
广播呼叫地址支持	111
工作功能描述	107
寄存器	107
寄存器映射	113
IPMI 支持	111
斜率控制	111
引脚配置	107
由软件控制的时钟延长 (STREN = 1)	110
中断	111
主控支持	111
主控操作	111
总线启动 / 停止位时序特性	
从动模式	192
主控模式	190
总线数据时序特性	
从动模式	192

主控模式	190
总线数据时序要求	
从动模式	192
主控模式	191

I²C 主控模式

波特率发生器	112
多主机通信, 总线冲突和总线仲裁	112
发送	111
接收	112
时钟仲裁	112

J

简单捕捉事件模式	78
CPU 空闲模式下的输入捕捉	79
捕捉预分频器	78
捕捉缓冲操作	78
霍尔传感器模式	78
Timer2 和 Timer3 选择模式	78
简单 OC/PWM 模式时序要求	181
简单 PWM 模式	82
输入引脚故障保护	82
周期	83
简单输出比较匹配模式	82
节能模式	145
空闲	146
休眠	145
节能模式 (休眠和空闲)	135

K

开发支持	157
看门狗定时器	
时序特性	175
时序要求	175
看门狗定时器 (WDT)	135, 145
使能和禁止	145
工作原理	145
勘误表	6
可编程	135
可编程数字噪声滤波器	87
客户通知服务	215
客户支持	215
空闲电流 (IDLE)	164
控制寄存器	48
NVMADR	48
NVMADRU	48
NVMCON	48
NVMKEY	48
快速现场保护	45
框图	
10 位高速 ADC 功能	124
16 位 Timer4	74
16 位 Timer5	75
16 位 Timer1 模块	64
32 位 Timer4/5	73
dsPIC30F3010	9
dsPIC30F3011	8
DSP 引擎	19
复位系统	141
共用端口结构	58
I ² C	108
PWM 模块	92
SPI	104
SPI 主 / 从连接	104
输出比较模式	81
输入捕捉模式	77
UART 发送器	115

UART 接收器	116	CPU 空闲模式下的工作	88
外部上电复位电路	143	CPU 空闲模式下的定时器工作	88
振荡器系统	137	CPU 休眠模式下的定时器工作	87
正交编码器接口	85	寄存器映射	89
专用端口结构	57	索引脉冲时序特性	184
M		索引脉冲时序要求	184
Microchip 因特网网站	215	外部时钟时序要求	179
MPLAB ASM30 汇编器、链接器和库管理器	158	器件概述	7
MPLAB ICD 2 在线调试器	159	器件 ID 单元	135
MPLAB ICE 2000 高性能通用在线仿真器	159	器件配置	
MPLAB PM3 器件编程器	159	寄存器映射	148
MPLAB REAL ICE 在线仿真器系统	159	器件配置寄存器	146
MPLAB 集成开发环境软件	157	FBORPOR	146
MPLINK 目标链接器 / MPLIB 目标库管理器	158	FGS	146
模寻址	36	FOSC	146
操作示例	37	FWDWT	146
起始和结束地址	37	欠压复位	
适用性	38	时序要求	175
W 地址寄存器选择	37	欠压复位 (BOR)	135
N		R	
内部时钟时序示例	172	RCON 寄存器的初始化状态 情形 1	144
内核寄存器映射	31	RCON 寄存器的初始化状态 情形 2	144
内核概述	15	软件堆栈指针、帧指针	16
O		调用堆栈帧	31
OC/PWM 模块时序特性	181	软件模拟器 (MPLAB SIM)	158
P		S	
PICSTART 2 开发编程器	160	SPI 模块	103
PICSTART Plus 开发编程器	160	工作功能描述	103
PLL 时钟时序规范	171	禁止 SDOx	103
POR. 请参见上电复位		时序特性	
PWM		从动模式 (CKE = 1)	187, 188
寄存器映射	101	主控模式 (CKE = 1)	186
PWM 时基	93	主控模式 (CKE = 0)	185
单脉冲模式	93	时序要求	
独立运行模式	93	从动模式 (CKE = 0)	187
后分频器	94	从动模式 (CKE = 1)	189
连续向上 / 向下计数模式	93	主控模式 (CKE = 1)	186
双重更新模式	94	主控模式 (CKE = 0)	185
预分频器	94	帧 SPI 支持	103
PWM 更新锁定	100	字和字节通信	103
PWM 故障引脚	99	SPI 模式	
故障状态	99	SPI1 寄存器映射	106
模式	99	从动选择同步	105
锁存	99	闪存程序存储器	47
逐周期	99	在线串行编程 (ICSP)	47
使能位	99	运行时自编程 (RTSP)	47
PWM 输出改写	98	表指令操作汇总	47
互补输出模式	98	上电复位 (POR)	135
同步	98	上电延时定时器 (PWRT)	135
PWM 输出和极性控制	99	振荡器起振定时器 (OST)	135
输出引脚控制	99	上电延时定时器	
PWM 特殊事件触发器	100	时序特性	175
后分频器	100	时序要求	175
PWM 占空比较单元	95	时序图. 请参见时序特性	
占空比寄存器缓冲器	95	时序特性	
PWM 周期	94	A/D 转换	
配置模拟端口引脚	58	10 位高速 (CHPS = 01, SIMSAM = 0, ASAM = 1, SSRC = 111, SAMC = 00001)	197
Q		ADC 转换	
QEA/QEB 输入特性	183	10 位高速 (CHPS = 01, SIMSAM = 0, ASAM = 0, SSRC = 000)	196
QEI 模块		CLKOUT 和 I/O	174
CPU 休眠模式下的工作	87	带隙起振时间	176
		电机控制 PWM 模块	182

dsPIC30F3010/3011

电机控制 PWM 模块故障	182	时序特性	180
复位	175	时序要求	180
i ² C 总线启动 / 停止位		输出比较模式	
从动模式	192	寄存器映射	84
主控模式	190	输出比较休眠模式操作	83
i ² C 总线数据		输出比较中断	83
从动模式	192	数据地址空间	27
主控模式	190	对齐	30
看门狗定时器	175	对齐 (图)	30
OC/PWM 模块	181	空间	30
QE1 模块索引脉冲	184	宽度	30
SPI 模块		无效存储器访问的影响	30
从动模式 (CKE=0)	187	MCU 和 DSP (MAC 类) 指令示例	29
从动模式 (CKE=1)	188	存储器映射	27, 28
主控模式 (CKE=1)	186	Near 数据空间	31
主控模式 (CKE=0)	185	软件堆栈	31
上电延时定时器	175	数据 EEPROM 存储器	53
输出比较模块	180	擦除	54
输入捕捉 (CAPX)	180	擦除, 块	54
1、2、3、4 和 5 类定时器的外部时钟	177	擦除, 字	54
TimerQ (QE1 模块) 外部时钟	179	读	53
外部时钟	169	防止误写	56
振荡器起振定时器	175	写	55
时序规范		写校验	56
PLL 时钟	171	写, 块	56
时序图		写, 字	55
边沿对齐的 PWM	95	数据累加器和加法器 / 减法器	20
PWM 输出	83	回写	21
上电延时序 (MCLR 连接到 VDD)	142	舍入逻辑	21
上电延时序 (MCLR 未连接到 VDD), 情形 1	142	数据空间写饱和	22
上电延时序 (MCLR 未连接到 VDD), 情形 2	142	溢出和饱和	20
死区时间	97	输入变化通知模块	61
中心对齐的 PWM	95	寄存器映射 (bit 7-0)	61
时序图和规范		输入捕捉模块	77
DC 特性—内部 RC 精度	172	在 CPU 休眠模式下	78
时序要求		简单捕捉事件模式	78
A/D 转换		输入捕捉时序要求	180
10 位高速	198	输入捕捉中断	
CLKOUT 和 I/O	174	寄存器映射	80
带隙起振时间	176	输入捕捉 (CAPX) 时序特性	180
电机控制 PWM 模块	182	输入特性	
复位	175	QE1/QE0	183
i ² C 总线数据 (主控模式)	191	双向输出比较匹配模式	82
i ² C 总线数据 (从动模式)	192	单脉冲模式	82
简单 OC/PWM 模式	181	连续脉冲模式	82
看门狗定时器	175	死区时间发生器	96
QE1 模块		范围	96
索引脉冲	184	T	
外部时钟	179	TimerQ (QE1 模块) 外部时钟时序特性	179
欠压复位	175	Timer2/3 模块	67
SPI 模块		32 位定时器模式	67
从动模式 (CKE = 0)	187	32 位同步计数器模式	67
从动模式 (CKE = 1)	189	ADC 事件触发器	70
主控模式 (CKE = 1)	186	定时器预分频器	70
主控模式 (CKE = 0)	185	寄存器映射	71
上电延时定时器	175	门控操作	70
输出比较模块	180	休眠模式下的工作	70
输入捕捉	180	中断	70
Timer3 和 Timer5 外部时钟	178	Timer4/5 模块	73
Timer1 外部时钟	177	寄存器映射	76
外部时钟	170	Timer2 和 Timer3 选择模式	82
振荡器起振定时器	175	Timer1 模块	63
正交解码器	183	16 位定时器模式	63
使用程序空间可访问性访问程序空间中的数据	26	16 位同步计数器模式	63
输出比较模块	81	16 位异步计数器模式	63

寄存器映射	66	陷阱向量	44
门控操作	64	Y	
实时时钟	65	异常序列	
RTC 振荡器工作原理	65	陷阱源	43
RTC 中断	65	异常处理	
休眠模式下的工作	64	中断优先级	42
预分频器	64	引脚配置说明	10, 12
中断	65	因特网地址	215
桶形移位寄存器	22	Z	
通用异步收发器模块 (UART)	115	在线串行编程 (ICSP)	135
U		振荡器	
UART		工作模式 (表)	136
UART1 寄存器映射	121	振荡器配置	138
UART2 寄存器映射	121	初始时钟源选择	138
使能并设置 UART		低功耗 RC (LP RC)	139
备用 I/O	117	故障保护时钟监视器	140
禁止	117	快速 RC (FRC)	139
使能	117	LP 振荡器控制	139
设置数据、奇偶校验以及停止位选项	117	起振定时器 (OST)	138
接收数据	118	锁相环 (PLL)	139
8 位或 9 位数据模式	118	振荡器起振定时器	
中断	118	时序特性	175
接收缓冲器 (UxRCB)	118	时序要求	175
接收错误处理	118	振荡器选择	135
帧错误 (FERR)	119	正交解码器时序要求	183
空闲状态	119	正交编码器接口 (QE1) 模块	85
奇偶错误 (PERR)	119	正交编码器接口中断	88
接收间隔	119	正交编码器接口逻辑	86
接收缓冲器溢出错误 (OERR 位)	118	指令集综述	149
发送数据	117	指令集汇总	152
8 位数据模式	117	指令寻址模式	35
9 位数据模式	117	MAC 指令	36
中断	118	MCU 指令	35
发送缓冲器 (UxTXB)	117	其他指令	36
波特率发生器	119	文件寄存器指令	35
地址检测模式	119	支持的基本模式	35
模块概述	115	传送和累加器指令	36
环回模式	119	中断	41
在 CPU 休眠和空闲模式下工作	120	中断过程	
自动波特率支持	120	中断堆栈帧	45
W		中断控制器	
WWW, 在线支持	6	寄存器映射	46
WWW 地址	215	中断优先级	42
外部时钟的时序特性		陷阱	43
1、2、3、4 和 5 类定时器	177	中心对齐的 PWM	95
外部时钟时序要求	170	状态寄存器	16
Timer2 和 Timer4	178	自动时钟延长	110
Timer3 和 Timer5	178	10 位寻址时的时钟延时 (STREN = 1)	110
Timer1	177	7 位寻址时的时钟延时 (STREN = 1)	110
外部中断请求	45	发送模式	110
位反转寻址	38	接收模式	110
修饰符值 (表)	39		
序列表 (16 个条目)	39		
示例	38		
实现	38		
位置测量模式	87		
温度和电压规范			
AC	169		
DC	161		
X			
系统集成	135		
概述	135		
寄存器映射	148		

注:

MICROCHIP 网站

Microchip 网站 (www.microchip.com) 为客户提供在线支持。客户可通过该网站方便地获取文件和信息。只要使用常用的因特网浏览器即可访问。网站提供以下信息:

- **产品支持**——数据手册和勘误表、应用笔记和样本程序、设计资源、用户指南以及硬件支持文档、最新的软件版本以及存档软件
- **一般技术支持**——常见问题 (FAQ)、技术支持请求、在线讨论组以及 Microchip 顾问计划成员名单
- **Microchip 业务**——产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排表、Microchip 销售办事处、代理商以及工厂代表列表

变更通知客户服务

Microchip 的变更通知客户服务有助于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣的某个产品系列或开发工具发生变更、更新、发布新版本或勘误表时, 收到电子邮件通知。

欲注册, 请登录 Microchip 网站 www.microchip.com, 点击“变更通知客户 (Customer Change Notification)”服务后按照注册说明完成注册。

客户支持

Microchip 产品的用户可通过以下渠道获得帮助:

- 代理商或代表
- 当地销售办事处
- 应用工程师 (FAE)
- 技术支持

客户应联系其代理商、代表或应用工程师 (FAE) 寻求支持。当地销售办事处也可为客户提供帮助。本文档后附有销售办事处的联系方式。

也可通过<http://support.microchip.com>获得网上技术支持。

dsPIC30F3010/3011

读者反馈表

我们努力为您提供最佳文档，以确保您能够成功使用 Microchip 产品。如果您对文档的组织、条理性、主题及其他有助于提高文档质量的方面有任何意见或建议，请填写本反馈表并传真给我公司 TRC 经理，传真号码为 86-21-5407-5066。请填写以下信息，并从下面各方面提出您对本文档的意见。

致: TRC 经理
关于: 读者反馈
发自: 姓名 _____
公司 _____
地址 _____
国家 / 省份 / 城市 / 邮编 _____
电话 (_____) _____ 传真 (_____) _____

应用 (选填):

您希望收到回复吗? 是____ 否____

器件: dsPIC30F3010/3011 文献编号: DS70141C_CN

问题

1. 本文档中哪些部分最有特色?

2. 本文档是否满足了您的软硬件开发要求? 如何满足的?

3. 您认为本文档的组织结构便于理解吗? 如果不便于理解, 那么问题何在?

4. 您认为本文档应该添加哪些内容以改善其结构和主题?


5. 您认为本文档中可以删减哪些内容, 而又不会影响整体使用效果?

6. 本文档中是否存在错误或误导信息? 如果存在, 请指出是什么信息及其具体页数。

7. 您认为本文档还有哪些方面有待改进?

产品标识体系

欲订货或获取价格、交货等信息，请与我公司生产厂或销售办事处联系。





MICROCHIP

全球销售及服务中心

美洲

公司总部 **Corporate Office**
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 1-480-792-7200
Fax: 1-480-792-7277

技术支持:
<http://support.microchip.com>
网址: www.microchip.com

亚特兰大 Atlanta
Duluth, GA

Tel: 678-957-9614
Fax: 678-957-1455

波士顿 Boston
Westborough, MA
Tel: 1-774-760-0087
Fax: 1-774-760-0088

芝加哥 Chicago
Itasca, IL
Tel: 1-630-285-0071
Fax: 1-630-285-0075

达拉斯 Dallas
Addison, TX
Tel: 1-972-818-7423
Fax: 1-972-818-2924

底特律 Detroit
Farmington Hills, MI
Tel: 1-248-538-2250
Fax: 1-248-538-2260

科科莫 Kokomo
Kokomo, IN
Tel: 1-765-864-8360
Fax: 1-765-864-8387

洛杉矶 Los Angeles
Mission Viejo, CA
Tel: 1-949-462-9523
Fax: 1-949-462-9608

圣克拉拉 Santa Clara
Santa Clara, CA
Tel: 408-961-6444
Fax: 408-961-6445

加拿大多伦多 Toronto
Mississauga, Ontario,
Canada
Tel: 1-905-673-0699
Fax: 1-905-673-6509

亚太地区

亚太总部 **Asia Pacific Office**
Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Tel: 852-2401-1200
Fax: 852-2401-3431

中国 - 北京
Tel: 86-10-8528-2100
Fax: 86-10-8528-2104

中国 - 成都
Tel: 86-28-8665-5511
Fax: 86-28-8665-7889

中国 - 福州
Tel: 86-591-8750-3506
Fax: 86-591-8750-3521

中国 - 香港特别行政区
Tel: 852-2401-1200
Fax: 852-2401-3431

中国 - 青岛
Tel: 86-532-8502-7355
Fax: 86-532-8502-7205

中国 - 上海
Tel: 86-21-5407-5533
Fax: 86-21-5407-5066

中国 - 沈阳
Tel: 86-24-2334-2829
Fax: 86-24-2334-2393

中国 - 深圳
Tel: 86-755-8203-2660
Fax: 86-755-8203-1760

中国 - 顺德
Tel: 86-757-2839-5507
Fax: 86-757-2839-5571

中国 - 武汉
Tel: 86-27-5980-5300
Fax: 86-27-5980-5118

中国 - 西安
Tel: 86-29-8833-7252
Fax: 86-29-8833-7256

台湾地区 - 高雄
Tel: 886-7-536-4818
Fax: 886-7-536-4803

台湾地区 - 台北
Tel: 886-2-2500-6610
Fax: 886-2-2508-0102

台湾地区 - 新竹
Tel: 886-3-572-9526
Fax: 886-3-572-6459

亚太地区

澳大利亚 Australia - Sydney
Tel: 61-2-9868-6733
Fax: 61-2-9868-6755

印度 India - Bangalore
Tel: 91-80-4182-8400
Fax: 91-80-4182-8422

印度 India - New Delhi
Tel: 91-11-4160-8631
Fax: 91-11-4160-8632

印度 India - Pune
Tel: 91-20-2566-1512
Fax: 91-20-2566-1513

日本 Japan - Yokohama
Tel: 81-45-471- 6166
Fax: 81-45-471-6122

韩国 Korea - Daegu
Tel: 82-53-744-4301
Fax: 82-53-744-4302

韩国 Korea - Seoul
Tel: 82-2-554-7200
Fax: 82-2-558-5932 或
82-2-558-5934

马来西亚 Malaysia - Penang
Tel: 60-4-646-8870
Fax: 60-4-646-5086

菲律宾 Philippines - Manila
Tel: 63-2-634-9065
Fax: 63-2-634-9069

新加坡 Singapore
Tel: 65-6334-8870
Fax: 65-6334-8850

泰国 Thailand - Bangkok
Tel: 66-2-694-1351
Fax: 66-2-694-1350

欧洲

奥地利 Austria - Wels
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

丹麦 Denmark-Copenhagen
Tel: 45-4450-2828
Fax: 45-4485-2829

法国 France - Paris
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

德国 Germany - Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

意大利 Italy - Milan
Tel: 39-0331-742611
Fax: 39-0331-466781

荷兰 Netherlands - Drunen
Tel: 31-416-690399
Fax: 31-416-690340

西班牙 Spain - Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

英国 UK - Wokingham
Tel: 44-118-921-5869
Fax: 44-118-921-5820

06/25/07