

XPT4890 用户手册

2010 年 04 月

目 录

1	芯片功能说明	4
1.1	芯片主要功能特性	4
1.2	芯片应用场合	4
1.3	芯片基本结构描述	4
1.4	芯片的封装和引脚	5
1.4.1	MSOP 封装	5
1.4.2	SOP 封装	5
1.4.3	8-Bump Mucro SMD 封装	5
1.4.4	XPT4890 管脚描述	6
2	芯片特性说明	6
2.1	芯片最大极限值	6
2.2	芯片数字逻辑特性	7
2.3	芯片性能指标特性	7
2.4	XPT4890 的典型参考特性	8
2.4.1	总谐波失真 (THD), 失真+噪声 (THD+N), 信噪比 (S/N)	8
2.4.2	电源电压抑制比 (PSRR)	10
2.4.3	芯片功耗 (Power Dissipation)	11
2.4.4	关断滞回 (Shut Down Hysteresis)	12
2.4.5	输出功率(Output Power)	13
3	XPT4890 应用说明	14
3.1	外部电阻配置	14
3.2	芯片功耗	14
3.3	电源旁路	14
3.4	掉电模式	14
3.5	外围元件的选择	15
3.6	选择输入耦合电容	15
3.7	设计参考实例	15
3.7.1	设计规格	15
3.8	其它注意事项	16
4	芯片的封装	17
5	XPT4890 典型应用电路	19

图 目 录

图 1 XPT4890 原理框图	4
图 2 XPT4890 的 MSOP 封装管脚	5
图 3 XPT4890 的 SOP 封装管脚	5
图 4 XPT4890 焊球封装管脚	5
图 5 大增益模式工作电路结构	16
图 6 MSOP 封装尺寸图	17
图 7 SOP 封装尺寸图	17
图 8 Bump 封装尺寸图	18
图 9 PCB 板参考设计结构图	19
图 10 差分输入模式工作电路结构图	19

表 目 录

表 1 XPT4890 管脚描述 (MSOP 封装)	6
表 2 芯片最大物理极限值	6
表 3 关断信号数字逻辑特性	7
表 4 芯片性能指标 1 ($V_{DD}=5.0V$, $T_A=25^{\circ}C$)	7
表 5 芯片性能指标 2 ($V_{DD}=3.3V$, $T_A=25^{\circ}C$)	7
表 6 芯片性能指标 3 ($V_{DD}=2.5V$, $T_A=25^{\circ}C$)	8

1 芯片功能说明

XPT4890 是适用于移动电话及便携通讯设备的音频功率放大器。5V 工作电压时，最大驱动功率为 1.1W (8Ω BTL 负载)，音频范围内总谐波失真噪声小于 1% (20Hz~20KHz)。

XPT4890 的应用电路简单，只需要极少数外围器件。XPT4890 输出不需要外接耦合电容或上举电容，采用 MSOP、CSP 封装，节约电路面积，非常适合移动电话及各种移动设备等使用低电压、低功耗应用方案上使用。

XPT4890 可以通过控制进入休眠模式，从而降低功耗。

XPT4890 通过创新的“开关/切换噪声”抑制技术，杜绝了上电、掉电出现的噪声。

XPT4890 工作稳定，增益带宽积高达 2.5MHz，并且单位增益稳定。通过配置外围电阻可以调整放大器的电压增益，方便应用。

1.1 芯片主要功能特性

- 高电源电压抑制比 (PSRR)，在 217Hz 及 1KHz 时，达到 70dB
- 低噪声及谐波失真 (THD+N)，小于 1% (5V 工作电压，输出功率为 1.1W 时)
- 能够驱动高达 500pF 的容性负载
- 掉电模式漏电流小，小于 0.1uA
- 封装小，节约电路面积：MSOP，SOP
- 上电、掉电噪声抑制
- 宽工作电压范围 2.0V—5.5V
- 不需驱动输出耦合电容
- 单位增益稳定
- 用户可选的高、低电平控制休眠模式

1.2 芯片应用场合

- 移动电话（手机等）
- 个人移动终端 PDA
- 移动电子设备
- 消费类电子产品（MP3/MP4/DFP/Portable DVD）

1.3 芯片基本结构描述

XPT4890 是双端输出的音频功率放大器，在 5V 电压工作时，最大可以驱动输出功率为 1W，音频范围内总谐波失真噪声小于 1% (20Hz~20KHz)。其原理框图为：




图1 XPT4890 原理框图

1.4 芯片的封装和引脚

1.4.1 MSOP 封装




图2 XPT4890 的 MSOP 封装管脚

1.4.2 SOP 封装




图3 XPT4890 的 SOP 封装管脚

1.4.3 8-Bump Micro SMD 封装




图4 XPT4890 焊球封装管脚

1.4.4 XPT4890 管脚描述

表1 XPT4890 管脚描述（MSOP 封装）

管脚号	符号	描述	
1	/SD	掉电控制管脚，控制逻辑如下	
		/SD	芯片状态
		0	掉电
		1	正常工作
2	BYP	内部共模电压旁路电容	
3	+IN	模拟输入端，正相	
4	-IN	模拟输入端，负相	
5	VO1	模拟输出端 1	
6	VDD	电源正极	
7	GND	地	
8	VO2	模拟输出端 2	

2 芯片特性说明

2.1 芯片最大极限值

表2 芯片最大物理极限值

参数	最小值	最大值	单位	说明
电源电压	1.8	6	V	
储存温度	-65	150	°C	
输入电压	-0.3		V	
功耗			mW	内部限制
耐 ESD 电压 1	2000		V	HBM
耐 ESD 电压 2	200		V	MM
节温	150		°C	典型值 150
推荐工作温度	-40	85	°C	
推荐工作电压	2.0	5.5		
热阻			°C/W	以下 5 项
$\theta_{JC}(MSOP)$		56	°C/W	
$\theta_{JA}(MSOP)$		190	°C/W	
$\theta_{JA}(9\text{-bump})$		180	°C/W	
$\theta_{JA}(SOP)$		170	°C/W	
$\theta_{JC}(SOP)$		35	°C/W	
焊接温度		215	°C	10 秒内

2.2 芯片数字逻辑特性

表3 关断信号数字逻辑特性

参数	最小值	典型值	最大值	单位	说明
电源电压为 5V					
V _{IH}		1.5		V	
V _{IL}		1.3		V	
电源电压为 3V					
V _{IH}		1.3		V	
V _{IL}		1.0		V	
电源电压为 2.6V					
V _{IH}		1.2		V	
V _{IL}		1.0		V	

2.3 芯片性能指标特性

表4 芯片性能指标 1 (V_{DD}=5.0V, T_A=25°C)

符号	参数	测试条件	最小值	标准值	最大值	单位
I _{DD}	电源静态电流	V _{IN} =0V, I _O =0A, 无负载		2.4	5	mA
	电源静态电流	V _{IN} =0V, I _O =0A, 负载 8Ω		2.6	6	mA
I _{OFF}	芯片掉电漏电流			0.1	1.5	μA
V _{OS}	输出失调电压			3.7	20	mV
R _O	输出电阻		7	8.5	10	KΩ
P _O	输出功率, 8Ω	THD+N<1%, f=1KHz		1.1		W
THD+N	总谐波+失真噪声	P _O =0.5W _{rms} , f=1KHz		0.1	0.2	%
PSRR	电源电压抑制比	V _{ripple} =200mV _{P-P} , 正弦波, 输入接 10Ω电阻	60	63 (f = 217Hz) 67 (f = 1kHz)		dB

表5 芯片性能指标 2 (V_{DD}=3.3V, T_A=25°C)


符号	参数	测试条件	最小值	典型值	最大值	单位
I _{DD}	电源静态电流	V _{IN} =0V, I _O =0A, 无负载		1.8	5	mA
	电源静态电流	V _{IN} =0V, I _O =0A, 负载 8Ω		2.2	6	mA
I _{OFF}	芯片掉电漏电流			0.1	1.5	μA
V _{OS}	输出失调电压			3.7	20	mV
R _O	输出电阻		7	8.2	10	KΩ
P _O	输出功率, 8Ω	THD+N<1%, f=1KHz		400		mW
THD+N	总谐波失真+噪声	P _O =0.15W _{rms} , f=1KHz		0.1	0.2	%
PSRR	电源电压抑制比	V _{ripple} =200mV _{P-P} , 正弦波, 输入接 10Ω电阻	55	63 (f = 217Hz) 68 (f = 1kHz)		dB

表6 芯片性能指标 3 ($V_{DD}=2.5V$, $T_A=25^{\circ}C$)


符号	参数	测试条件	最小值	典型值	最大值	单位
I_{DD}	电源静态电流	$V_{IN}=0V$, $I_O=0A$, 无负载		1.7	5	mA
	电源静态电流	$V_{IN}=0V$, $I_O=0A$, 负载 8Ω		2	6	mA
I_{OFF}	芯片掉电漏电流			0.1	2	μA
V_{OS}	输出失调电压			3.7	20	mV
R_O	输出电阻		7	8.5	10	$K\Omega$
P_O	输出功率, 8Ω	THD+N<1%, f=1KHz		200		mW
	输出功率, 4Ω	THD+N<1%, f=1KHz		400		mW
THD+N	总谐波失真噪声	PO=0.15W _{rms} , f=1KHz		0.1	0.2	%
PSRR	电源电压抑制比	Vripple=200mVP-P, 正弦波, 输入接 10Ω 电阻	60	63 (f = 217Hz) 68 (f = 1kHz)		dB

2.4 XPT4890 的典型参考特性


2.4.1 总谐波失真 (THD)，失真+噪声 (THD+N)，信噪比 (S/N)




THD vs Frequency at
Vdd=2.5V, 8Ω RL, and PWR=100mW




THD vs Frequency at
Vdd=2.5V, 4Ω RL, and PWR=100mW




THD+N vs Frequency at
Vdd=5.0V, 8Ω RL, and PWR=250mW




THD+N vs Frequency at
Vdd=3.3V, 8Ω RL, and PWR=150mW




THD+N vs Frequency at
Vdd=2.5V, 8Ω RL, and PWR=100mW




THD+N vs Frequency at
Vdd=2.5V, 4Ω RL, and PWR=100mW




S/N vs Frequency at
Vdd=5.0V, 8Ω RL, and PWR=250mW




S/N vs Frequency at
Vdd=3.3V, 8Ω RL, and PWR=150mW



S/N vs Frequency at
Vdd=2.5V, 8Ω RL, and PWR=100mW




S/N vs Frequency at
Vdd=2.5V, 4Ω RL, and PWR=100mW








2.4.2 电源电压抑制比 (PSRR)

PSRR vs Frequency
VDD=5V, RL=8Ω, 输入接10Ω电阻





PSRR vs Frequency
VDD=5V, RL=8Ω, 输入悬空






2.4.3 芯片功耗 (Power Dissipation)




Power Dissipation vs Output Power, VDD=2.5V




2.4.4 关断滞回 (Shut Down Hysteresis)







Shutdown Hysteresis Voltage
VDD=3.3V




Shutdown Hysteresis Voltage
VDD=2.5V



2.4.5 输出功率(Output Power)





3 XPT4890 应用说明

XPT4890 内部集成两个运算放大器，第一个放大器的增益可以调整反馈电阻来设置，后一个为电压反相跟随，从而形成增益可以配置的差分输出的放大驱动电路。

3.1 外部电阻配置

如应用图示 1，运算放大器的增益由外部电阻 R_f 、 R_i 决定，其增益为 $A_v=2 \times R_f/R_i$ ，芯片通过 V_{O1} 、 V_{O2} 输出至负载，桥式接法。

桥式接法比单端输出有几个优点：其一是，省却外部隔直滤波电容。单端输出时，如不接隔直电容，则在输出端有一直流电压，导致上电后有直流电流输出，这样即浪费了功耗，也容易损坏音响。其二是，双端输出，实际上是推挽输出，在同样输出电压情况下，驱动功率增加为单端的 4 倍，功率输出大。

3.2 芯片功耗

功耗对于放大器来讲是一个关键指标之一，差分输出的放大器的最大自功耗为：

$$P_{D\text{MAX}}=4 \times (V_{DD})^2 / (2 \times \pi^2 \times R_L)$$

必须注意，自功耗是输出功率的函数。

在进行电路设计时，不能够使得芯片内部的结温高于 $T_{J\text{MAX}}$ (150°C)，根据芯片的热阻 Θ_{JA} 来设计，可以通过自己散热铜铂来增加散热性能。

如果芯片仍然达不到要求，则需要增大负载电阻、降低电源电压或降低环境温度来解决。

3.3 电源旁路

在放大器的应用中，电源的旁路设计很重要，特别是对应用方案的噪声性能及电源电压抑制性能。设计中要求旁路电容尽量靠近芯片、电源脚。典型的电容为 $10\mu\text{F}$ 的电解电容并上 $0.1\mu\text{F}$ 的陶瓷电容。

在 XPT4890 应用电路中，另一电容 C_B (接 BYP 管脚) 也是非常关键，影响 PSRR、开关/切换噪声性能。一般选择 $0.1\mu\text{F} \sim 1\mu\text{F}$ 的陶瓷电容。

3.4 掉电模式

为了节电，在不使用放大器时，可以关闭放大器，XPT4890 有掉电控制管脚，可以控制放大器是否工作。

该控制管脚的电平必须要接满足接口要求的控制信号，否则芯片可能进入不定状态，而不能进入掉电模式，其自功耗没有降低，达不到节电目的。

3.5 外围元件的选择

正确选择外围元器件才能够确保芯片的性能，尽管 XPT4890 能够有很大的余量保证性能，但为了确保整个性能，也要求正确选择外围元器件。

XPT4890 在单位增益稳定，因此使用的范围广。通常应用单位增益放大来降低 THD+N，是信噪比最大化。但这要求输入的电压最大化，通常的 CODEC 能够有 $1V_{rms}$ 的电压输出。

另外，闭环带宽必须保证，输入耦合电容 C_i （形成一阶高通）决定了低频响应，

3.6 选择输入耦合电容

过大的输入电容，增加成本、增加面积，这对于成本、面积紧张的应用来讲，非常不利。显然，确定使用多大的电容来完成耦合很重要。实际上，在很多应用中，扬声器（Speaker）不能够再现低于 100Hz—150Hz 的低频语音，因此采用大的电容并不能够改善系统的性能。

除了考虑系统的性能，开关/切换噪声的抑制性能受电容的影响，如果耦合电容大，则反馈网络的延迟大，导致 pop 噪声出现，因此，小的耦合电容可以减少该噪声。

另外，必须考虑 C_B 电容的大小，选择 $C_B=1\mu F$ ， $C_i=0.1\mu F\sim 0.39\mu F$ ，可以满足系统的性能。

3.7 设计参考实例

3.7.1 设计规格

- 输出功率 $1W_{rms}$
- 负载阻抗 8 欧姆
- 输入电平 $1V_{rms}$
- 输入电阻 $20K\Omega$
- 带宽 $100Hz\sim 20KHz\pm 0.25dB$

3.7.1.1 首先确定最小工作电压

根据 XPT4890 的输出功率与电源电压的关系图，可以确定电源电压应选择 5.0V。电源电压的裕量可以保证输出可以高于 1W 的功率而不失真。

选择电压后，然后考虑功耗的问题。

3.7.1.2 考虑自身功耗

3.7.1.3 确定电压增益

要求 A_{VD} 大于 $\sqrt{P_O \times R_L} / V_{IN}$ ，即 V_{orms} / V_{inrms} ，而 $R_f / R_i = A_{VD} / 2$ ，在该设计中，可以计算得出 A_{VD} 最小为 2.83，选择 $A_{VD}=3$ ，可以计算得到 $R_i=20K\Omega$ ， $R_f=30K\Omega$ 。

3.7.1.4 最后根据带宽要求来确定输入电容

输入低频的 -3dB 带宽为 100Hz，1/5 低频点低于 -3dB 约 0.17dB 及 5 倍高频点），在规格要求以内，取 $f_L=20Hz$ ， $f_H=100KHz$ ，

因此可得 C_i 约 0.39 μF 。

高频点 f_H 由放大器的 GBW 决定，至少要求 GBW 大于 $A_{VD} \times f_H = 300\text{KHz}$ ，远小于 XPT4890 的 2.5MHz。

3.8 其它注意事项

XPT4890 单位增益稳定，但如果增益超过 10 倍（20dB）时，额外的反馈电容 C_f 需要并联在电阻 R_f 上，避免高频的振荡现象。但必须要求与 R_f 组成的极点频率高于 f_H （在实例如中为 300KHz），如本例中选择 C_f 为 25pF 时，转折频率为 320KHz。可以满足要求。

设计的电路图：




图5 大增益模式工作电路结构

4 芯片的封装

如没特别提示，所有尺寸标注均为：英寸（毫米）。




图6 MSOP 封装尺寸图




图7 SOP 封装尺寸图




图8 Bump 封装尺寸图

5 XPT4890 典型应用电路




图9 PCB 板参考设计结构图




图10 差分输入模式工作电路结构图