

# ME9601 用户手册

Ver 4.0

南京微盟电子有限公司

2019.01

## 目录

<b>1. 简介 .....</b>	<b>3</b>
1.1 概述 .....	3
1.2 应用范围 .....	3
1.3 结构框图 .....	4
1.4 封装形式 .....	4
1.5 引脚说明 .....	5
1.6 电气特性 .....	6
1.7 噪声性能 .....	8
<b>2. 芯片功能模块描述 .....</b>	<b>9</b>
2.1 概述 .....	9
2.2 模拟输入前端 .....	9
2.3 温度传感器 .....	9
2.4 低噪声 PGA 放大器 .....	10
2.5 时钟源 .....	11
2.6 芯片工作状态 .....	11
2.7 串口通信 .....	12
<b>3. 应用示例 .....</b>	<b>16</b>
<b>4. 封装信息 .....</b>	<b>17</b>
4.1 封装类型: TSSOP24 单位:mm(inch) .....	17
4.2 封装类型: TSSOP16 单位:mm(inch) .....	18

## 1. 简介

### 1.1 概述

ME9601 是一款用于精确测量的低功耗、高性价比 Delta-Sigma 24 位数据转换器 ADC。片内集成可编程 PGA，提供 1x、2x、64x 和 128x 增益选择，高精度 Delta-Sigma ADC 和内部高精度振荡器，可用于实现桥式电阻传感器的模拟前端解决方案。

该产品提供两路外部差分输入端和一路内部温度监控，ADC 最高可提供 19.5 位有效数据码。采样率可以设置为 10SPS 和 80SPS 两种，在 10SPS 的采样率下，对市电频率(50 和 60Hz)具备超过 100dB 的抑制比，对输入共模电压具备超过 100dB 的抑制比。

产品输出采用准 SPI 接口方案，由 SCLK 同步实现 24 位数据的串行输出。芯片提供 Standby、Power down 等低功耗模式，为用户提供了降低功耗的手段。

ME9601的主要特性如下：

- (1) 24 位高性价比测量用 ADC，有效位 19.5 位
- (2) 可选择外部双差分输入通道+内部环境温度测试通道
- (3) 片内集成 PGA，增益可选：1x、2x、64x、128x
- (4) 数据率：10SPS 和 80SPS 可选
- (5) 内部集成 RC 振荡器（4.9152MHz±5%），并外部晶振可选
- (6) 双电源供电，电源电压范围 2.7V~5.5V，内置 LDO 电路
- (7) 市电频率 50Hz 和 60Hz 的高抑制比(>100dB)
- (8) 温度范围: -40 ~ +85℃
- (9) 封装形式：TSSOP-24、TSSOP-16

### 1.2 应用范围

- 电子称/体重计
- 电阻应变计
- 压力变送器
- 工业进程控制
- 液体/气体化学分析
- 血液计
- 智能变换器

### 1.3 结构框图

ME9601是一个数模混合芯片，图1.1为其结构框图。




图 1.1 ME9601 结构框图

### 1.4 封装形式




图1.2 TSSOP-24管脚（俯视图）




图 1.3 TSSOP-16 管脚（俯视图）

## 1.5 引脚说明

Table 1.1: 引脚定义

TSSOP-24 序号	TSSOP-16 序号	引脚名称	输入/ 输出	说明
1	1	DVDD	P	数字电源：2.7V~5.5V。
2	2	DGND	P	数字地。
3	3	CLKIN/XTAL1	DI	外部时钟输入：通常为4.9152MHz。外接“0”电平，可使能内部振荡器。也可以通过引脚CLKIN / XTAL1和XTAL2使用外部晶体。
4		XTAL2	DI	外置晶振端口。
5		DGND	P	数字地。
6		DGND	P	数字地。
7		TEMP	DI	内部温度传感器控制：0：不使能；1：使能。
8		A0	DI	输入通道选择：0：选择通道1；1：选择通道2。
	4	GAIN	DI	PGA增益选择（TSSOP-16封装）： 0：64x；1：128x
9	5	CAP	AI	PGA放大器输出，两个CAP之间外接0.1uF电容。
10	6	CAP	AI	
11	7	AINP1	AI	通道1正输入
12	8	AINN1	AI	通道1负输入
13		AINN2	AI	通道2负输入
14		AINP2	AI	通道2正输入

15	9	REFN	AI	参考电压负端输入															
16	10	REFP	AI	参考电压正端输入															
17	11	AGND	P	模拟地															
18	12	AVDD	P	模拟电源：2.7V~5.5V。															
19		GAIN1	DI	PGA选择（TSSOP-24封装）。 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>GAIN1</th> <th>GAIN0</th> <th>GAIN</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>0</td> <td>1</td> <td>2</td> </tr> <tr> <td>1</td> <td>0</td> <td>64</td> </tr> <tr> <td>1</td> <td>1</td> <td>128</td> </tr> </tbody> </table>	GAIN1	GAIN0	GAIN	0	0	1	0	1	2	1	0	64	1	1	128
GAIN1	GAIN0	GAIN																	
0	0	1																	
0	1	2																	
1	0	64																	
1	1	128																	
20		GAIN0	DI																
21	13	SPEED	DI	输出数据速率选择： SPEED=0: 10Hz; SPEED =1: 80Hz。															
22	14	$\overline{\text{PDWN}}$	DI	POWER DOWN控制端口(低电平有效)。															
23	15	SCLK	DI	串行时钟输入端口：时钟的上升沿输出数据。也用于启动睡眠模式。															
24	16	$\overline{\text{DRDY}}/\text{DOUT}$	DO	数据输出端口，两个作用： 输出数据准备指示信号：低电平指示有效数据。 数据输出：在SCLK的上升沿输出数据，MSB先出。															

## 1.6 电气特性

Table 1.2: 芯片最大极限值

名称	符号	最小	最大	单位
模拟电源电压	AVDD	-0.3	6	V
数字电源电压	DVDD	-0.3	6	V
数字地与模拟地压差		-0.3	0.3	V
电源瞬间电流			100	mA
电源恒定电流			10	mA
数字管脚输入电压		-0.3	DVDD+0.3	V
模拟管脚输入电压		-0.3	AVDD+0.3	V
结温			150	°C
工作环境温度		-40	85	°C
储存温度		-55	150	°C
芯片管脚焊接温度			240	°C

**Table 1.3: 电气特性**

除非特别说明，AVDD=DVDD=5V，Fclk=4.9152MHz，环境温度 25°C

参数	值			单位	环境
	最小	典型	最大		
<b>电源部分</b>					
电源电压	2.7	5	5.5	V	DVDD 与 AVDD
工作电流		750		uA	Gain=1,2 V <sub>DD</sub> =5V
		1500			Gain=64, 128 V <sub>DD</sub> =5V
漏电		1		uA	Power Down
<b>模拟部分</b>					
输入范围	±0.5VREF/Gain			V	AINP-AINN
共模输入范围	0.1	VDD/2	VDD-0.1	V	Gain=1,2
	1.5	VDD/2	VDD-1.5		Gain=64,128
参考电压范围	1.5	VDD	VDD	V	VREFP-VREFN
VREFN	0	0	VREFP-1.5	V	
VREFP	VREFN+1.5	VDD	VDD	V	
分辨率		24		bits	无失码
数据率		10		SPS	内部 OSC, SPEED=0
		80			内部 OSC, SPEED=1
	Fclk/491520				外部 XO, SPEED=0
	Fclk/61440				外部 XO, SPEED=1
等效输入失调		±0.4		% FS	Gain=1
		±0.04			Gain=128
等效输入噪声		6.45		uV	RMS, Gain=1, 10SPS
		0.94			RMS, Gain=128, 10SPS
		9.14			RMS, Gain=1, 80SPS
		1.08			RMS, Gain=128, 80SPS
有效位		19.5		bits	Gain=1, 10SPS
		19.0			Gain=1, 80SPS
共模抑制比	95	110		dB	DC
电源抑制比	100	120		dB	DC
市电抑制比	100	110		dB	50Hz, 10SPS
<b>数字</b>					
输入高电平	0.7*VDD			V	
输入低电平			0.3*VDD	V	
输出高电平	0.9*VDD			V	

输出低电平			0.1*VDD	V	
外部晶振频率范围	0.2	4.9152	8	MHz	
SCLK 频率			5	MHz	

## 1.7 噪声性能

**Table 1.4: 噪声性能**

条件	数据率	增益	ENOB(RMS)	无噪声数据位
AVDD=5V, VREF=5V	10SPS	1	19.5	17.6
		2	18.6	16.1
		64	16.2	14.2
		128	15.3	13.5
	80SPS	1	19.0	17.1
		2	18.2	16.3
		64	16.3	14.0
		128	15.1	13.5

## 2. 芯片功能模块描述

### 2.1 概述

ME9601是一个集成有输入通道选择、低噪声PGA、三阶Sigma-Delta Modulator、四阶数字滤波器的24位ADC。ME9601适用于采用电阻桥式结构传感器的重量计、压力传感器、工业过程控制等领域。

ME9601内部集成高精度RC振荡器，并且可以跟外部晶振自动切换使用。ADC的数据率有10SPS和80SPS两种可选，并且在10SPS数据率下，对50Hz和60Hz的市电频率噪声可以高达100dB的抑制。

对ME9601的端口选择、数据率、增益调整等功能配置可以通过对端口的设定完成，CPU通过串行传输协议可以与ME9601进行数据和控制的传输。

### 2.2 模拟输入前端

ME9601内含1个ADC，集成3差分输入通道，信号输入可以是差分输入信号AINP1、AINN1或AINP2、AINN2，也可以切换到温度传感器的输出信号。AINP1、AINN1或AINP2、AINN2的切换由A0控制，温度传感器的切换由TEMP引脚控制。其基本结构如下图所示：




图2.1 模拟输入前端结构示意图

### 2.3 温度传感器

芯片内部提供温度测量功能，采用PTAT的二极管电压差机理，其电路结构如图2.2所示。当TEMP管脚接高电平时，ADC模拟信号输入端接到内部温度传感器，其它的模拟输入信号无效。ADC通过测量内部温度传感器输出的电压差来推导出实际的温度值。在室温25℃情况下，PTAT二极管压差为117mV，其斜率为379μV/℃。当PGA增益设置为1时，ADC的输入电压为117mV；而当PGA增益设置为2时，ADC的输入电压为234mV。在使用内部温度传感器通道时，不允许将PGA增益设置为64或者128，否则ADC会饱和。




图2.2 温度传感器结构示意图

## 2.4 低噪声 PGA 放大器




图2.3 低噪声PGA放大器结构示意图

ME9601集成低噪声，低漂移PGA放大器与桥式传感器差分输出连接，其内部基本结构如图2.3所示，前置抗EMI滤波器电路 $R=450\Omega$ ， $C=18pF$ 实现20MHz以上的高频滤波。低噪声PGA放大器通过 $R_{f1}$ ， $R_1$ ， $R_{f2}$ 实现64倍放大，与后级电路组成64和128的PGA放大。通过对引脚GAIN1，GAIN0的控制来选择1、2、64或128倍等不同的增益倍数。当使用 $PGA=1, 2$ 时，64倍低噪声PGA放大器会被关断以节省功耗。在CAP端口处接一个外置0.1uF电容，与内置1K欧电阻组成一个低通滤波电路，用于低噪声PGA放大器输出信号的高频滤波，同时该低通滤波器也可以作为ADC的抗混叠滤波器。

## 2.5 时钟源

ME9601可以使用外部输入时钟、外置晶振或内置振荡电路来提供系统所需要的时钟频率，图2.4为ME9601时钟系统的基本结构图。CLK\_DET模块中包括一个频率为200kHz的RC振荡器和频率检测电路，用以检测外部输入时钟频率大小以确定关闭或打开内置振荡电路。当CLKIN/XTAL1的频率超过200kHz时，CLK\_DET的输出S置低以关闭内置振荡电路，并采用外部时钟S2作为系统应用时钟；而当CLKIN/XTAL1的频率小于200kHz时，CLK\_DET的输出S置高以打开并使用内置振荡电路产生的时钟S1作为系统时钟。当使用内置振荡电路时建议将CLKIN/XTAL1端口置低；当使用外置晶振时，晶振连接到引脚CLKIN/XTAL1和XTAL2，并在CLKIN/XTAL1和XTAL2引脚连接10pF到地电容。




图2.4 时钟源电路结构示意图

## 2.6 芯片工作状态

当芯片上电时，内置上电复位电路会使芯片自动复位。将PDWN引脚端口拉低，可以使整个系统进入Power down状态，此时系统功耗低于1uA，正常使用时将PDWN拉高。

芯片还提供Standby工作模式，在该模式下，只有SCLK和DOUT端口，以及内部200kHz振荡器保持工作，其他模块进入Power down状态，系统功耗小于100uA。系统进入和退出Standby状态的控制通过串口通信部分实现，请参看2.7节。

## 2.7 串口通信

系统采用 2 线串口通信，通过 SCLK 和  $\overline{\text{DRDY}}/\text{DOUT}$  实现数据的发送传输。

### 2.7.1 建立时间

数字滤波器电路需要有四个数据转换周期来满足模拟输入信号的建立和滤波器的建立时间要求。因此，下面几种情况发生后，芯片都需要四个数据转换周期的建立时间后，才能得到新的正确的数据：

- 芯片加电启动。
- 三个输入通道间切换。
- 退出 **standby** 模式，进入正常工作状态。

整个建立过程如图 2.5 所示。




图 2.5 建立过程时序图

参数	描述 <sup>(1)</sup>	最小值	最大值	单位	
ts	改变 A0 或 TEMP 后的建立时间	40	50	us	
t1	建立时间 ( $\overline{\text{DRDY}}/\text{DOUT}$ 保持高电平)	SPEED=1	51	51	ms
		SPEED=0	401	401	ms

注(1)值是在  $f_{\text{clk}}=4.9152\text{MHz}$  时对应的值，不同的  $f_{\text{CLK}}$  频率，数值等比例变化。

系统在连续转换过程中，若外部差分输入信号发生突然变化，同样需要建立时间。突变的信号需要 4 个转换周期进行建立，第 5 个转换周期得到最终正确的 AD 值。下图描述了突变信号建立的过程。若在建立的过程中，信号再发生突变，则忽略之前的建立，需要新的 4 个转换周期进行建立，之后紧接着的第 5 个转换周期得到最终正确的 AD 值。




图 2.6 连续转换模式的建立过程

### 2.7.2 输出速率

输出速率可以通过 SPEED 引脚设置。当 SPEED 为低电平时，输出速率为 10Hz，此时输出速率拥有最小的噪声，并对 50Hz/60Hz 噪声有很好的抑制作用；当 SPEED 为高电平时，输出速率为 80Hz。

表 2.1 输出速率设置

SPEED 引脚	输出速率	
	内部时钟为 4.9152MHz	外部时钟
0	10Hz	Fclk/491520
1	80Hz	Fclk/61440

### 2.7.3 数据格式

系统的输出的数据为 24 位的 2 进制补码，最高位（MSB）最先输出。最小有效位（LSB）为  $(0.5V_{REF}/Gain)/(2^{23}-1)$ 。正值满幅输出码为 7FFFFFFH，负值满幅输出码为 800000H。下表为不同模拟输入信号对应的理想输出码。

表2.2 理想输出码和输入信号

输入信号VIN (AINP-AINN)	理想输出码
$\geq +0.5V_{REF}/Gain$	7FFFFFFh
$(+0.5V_{REF}/Gain)/(2^{23}-1)$	000001h
0	000000h
$(-0.5V_{REF}/Gain)/(2^{23}-1)$	FFFFFFFh
$\leq -0.5V_{REF}/Gain$	800000h

### 2.7.4 数据准备/数据输入输出(DRDY/DOUT)

$\overline{DRDY}/DOUT$  引脚有 2 个用途：第一，当输出由高变低时，表示新的数据已经转换完成；第二，作为数据输出引脚，当数据准备好后，在第 1 个 SCLK 的上升沿后，输出转换数据的最高位（MSB）。然后依次在每一个 SCLK 的上升沿输出剩余数据位。

若 SCLK 为 24 个，则在 24 个 SCLK 后，将所有的 24 位 DOUT 数据输出，之后会保持着最后一位的数据，直到下一个数据准备好之前拉高，此后当被再次拉低，表示新的数据已经转换完成，可进行下一个数据传输。




图2.7 数据输出时序

表2.3 数据输出序列对应时序要求

符号	描述	最小值	平均值	最大值	单位
t2	$\overline{DRDY}/DOUT$ 变低后到第一个SCLK上升沿	0			ns
t3	SCLK高电平或低电平脉宽	100			ns
t4	SCLK上升沿到新数据位有效（传输延迟）			50	ns
t5	SCLK上升沿到旧数据位有效（保持时间）	0			ns
t6 <sup>(1)</sup>	数据更新时间	0.2			us
t7 <sup>(1)</sup>	转换时间 (1/data rate)	SPEED=1		12.5	ms
		SPEED=0		100	ms

注(1)值是在 fclk=4.9152MHz 时对应的值，不同的 f<sub>CLK</sub> 频率，数值等比例变化。

若SCLK为25个，则前24个SCLK输出24位DOUT数据，之后第25个SCLK强制拉高 $\overline{DRDY}/DOUT$ ，直到下一个数据准备好后再次拉低 $\overline{DRDY}/DOUT$ ，表示新的数据已经转换完成，可进行下一个数据传输。




图 2.8 用第 25 个 SCLK 将  $\overline{DRDY}/DOUT$  强制拉高的数据输出时序

### 2.7.5 串行时钟输入(SCLK)

串行时钟输入是一个数字引脚。在SCLK的上升沿，数据移位。SCLK应保证是一个干净的信号，毛刺或过于缓慢的上升沿都可能导致读取数据错误或进入错误状态。因此，应保证SCLK的上升和下降时间都小于50ns。

若想得到正确的数据，每个转换周期内，SCLK必须送入24个或25个时钟脉冲。少于24个脉冲是允许的，只是无法得到完整的正确数据，对下次模数转换没有影响。多于25个脉冲也是允许的，既能得到正确的数据，也不影响下次模数转换。

另外，外部控制器在接收完成一组数据后，应当保持SCLK的电平为低，防止SCLK高电平时间过长，芯片误入Standby模式。

### 2.7.6 数据接收

芯片可以持续的转换模拟输入信号，当将 $\overline{DRDY}/DOUT$ 拉低后，表明ADC数据已经准备好，外部控制器输入第一个SCLK后，芯片将输出最高位数据，在输入24个SCLK后，所有的24位数据会全部从DOUT送

出。

外部控制器每次数据读取可以不需要读完24bit数据, 是否全部读完24bit数据对下次模数转换没有影响。

### 2.7.7 Standby 模式

Standby模式通过关闭大部分电路来减小功耗。在standby模式中, 整个模拟电路关闭, 只有时钟电路工作。

进入standby模式的方法为:  $\overline{\text{DRDY}}/\text{DOUT}$ 变低后(数据准备好)的任意时间点, 一直保持SCLK高电平超过 $t_{\text{STANDBY}}$ 时间即可激活进入standby模式。进入standby模式后,  $\overline{\text{DRDY}}/\text{DOUT}$ 会保持高电平。

芯片进入standby模式后, 外部电路通过拉低SCLK并保持超过 $t_{\text{S\_RDY}}$ 时间可以使芯片退出standby模式。




图 2.9 Standby 模式时序图

表 2.4 Standby 模式对应时序要求

符号	描述	最小值	平均值	最大值	单位
$t_{\text{DSS}}^{(1)}$	$\overline{\text{DRDY}}/\text{DOUT}$ 变低后到 SCLK 拉高以启动 standby 模式的时间	SPEED=1		12.44	ms
		SPEED=0		99.94	ms
$t_{\text{STANDBY}}^{(1)}$	SCLK 拉高到 Standby 模式有效的时间	SPEED=1	12.5		ms
		SPEED=0	100		ms
$t_{\text{S\_RDY}}^{(1)}$	Standby 模式下 SCLK 拉低到退出 standby 的时间	SPEED=1	52.6		ms
		SPEED=0	401.8		ms

注(1)值是在  $f_{\text{clk}}=4.9152\text{MHz}$  时对应的值, 不同的  $f_{\text{CLK}}$  频率, 数值等比例变化。

需要注意, 退出standby模式后, 芯片需要四个数据转换周期的建立时间才能得到新的正确的数据。

### 3. 应用示例

图3.1给出ME9601应用于重量级系统的结构与配置示意图。




图3.1 ME9601应用于重量计示意图

$$\text{NoiseFreeCounts} = (2^{\text{BIT}_{\text{eff}}}) \left( \frac{\text{FS}_{\text{LC}}}{\text{FS}_{\text{AD}}} \right)$$

其中：

$\text{BIT}_{\text{eff}}$ 为有效数据位；


$\text{FS}_{\text{LC}}$ 是传感器全摆幅范围；

$\text{FS}_{\text{AD}}$ 是ME9601输入全摆幅范围，当AVDD=5V并且Gain设置为128x时为39mV。


某些应用中，为了保证输入信号不会过大导致ADC饱和，可以在电阻桥上下各串联一个电阻分压，具体电阻值大小取决于电阻桥性能。

## 4. 封装信息

### 4.1 封装类型: TSSOP24 单位:mm(inch)



参数	尺寸 (mm)		尺寸 (Inch)	
	最小值	最大值	最小值	最大值
A		1.2	0	0.0472
A1	0.05	0.15	0.0020	0.0059
A2	0.8	1.05	0.0315	0.0413
A3	0.39	0.49	0.0154	0.0193
b	0.19	0.3	0.0075	0.0118
c	0.09	0.2	0.0035	0.0079
D	7.7	7.9	0.3031	0.3110
E	6.2	6.6	0.2441	0.2598
E1	4.3	4.5	0.1693	0.1772
e	0.65 (TYP)		0.0256 (TYP)	
L	0.45	0.75	0.0177	0.0295
L1	1.0 (TYP)		0.0394 (TYP)	
θ	0	8°	0	8°
c1	0.25(TYP)		0.0098(TYP)	

**4.2 封装类型: TSSOP16 单位:mm(inch)**


参数	尺寸 (mm)		尺寸 (Inch)	
	最小值	最大值	最小值	最大值
D	4.86	5.1	0.191338686	0.2008
E	6.2	6.6	0.2441	0.2598
b	0.19	0.3	0.0075	0.0118
c	0.09	0.2	0.0035	0.0079
E1	4.3	4.5	0.1693	0.1772
A		1.2		0.0472
A2	0.8	1.05	0.0315	0.0413
A1	0.05	0.15	0.0020	0.0059
e	0.65 (TYP)		0.0256 (TYP)	
L	0.45	0.75	0.0177	0.02955
H	0.25 (TYP)		0.0098 (TYP)	
$\theta$	0	8°	0	8°

- 本资料内容，随产品的改进，可能会有未经预告之更改。
- 本资料所记载设计图等因第三者的工业所有权而引发之诸问题，本公司不承担其责任。另外，应用电路示例为产品之代表性应用说明，非保证批量生产之设计。
- 本资料内容未经本公司许可，严禁以其他目的加以转载或复制等。
- 本资料所记载之产品，未经本公司书面许可，不得作为健康器械、医疗器械、防灾器械、瓦斯关联器械、车辆器械、航空器械及车载器械等对人体产生影响的器械或装置部件使用。
- 尽管本公司一向致力于提高质量与可靠性，但是半导体产品有可能按照某种概率发生故障或错误工作。为防止因故障或错误动作而产生人身事故、火灾事故、社会性损害等，请充分留心冗余设计、火势蔓延对策设计、防止错误动作设计等安全设计。