

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

MAX8594

## 概述

MAX8594是完整的电源管理芯片，用于1节锂离子(Li+)电池或3节NiMH电池供电的低成本个人数字助理(PDA)。它包含了小型便携设备所需的全部调节器、输出和电压监视器，只需要少量外部元件。芯片内部包括三路线性稳压器、用于LCD偏置的升压型DC-DC转换器、用于核电源的高效4MHz降压型DC-DC转换器、微处理器复位输出和低电池电压关断功能。本器件采用高度为0.8mm的薄型QFN封装。

COR1降压型DC-DC转换器提供可由引脚选择的1V或1.3V、250mA输出。所有的线性稳压器都具有PMOS调整管，用于高效、低压差工作。主LDO提供3.3V、500mA输出。安全数字(SD)卡槽电源提供3.3V、500mA输出，COR2 LDO提供1.8V、50mA输出。每个输出都有自己的关断逻辑控制。如需其它输出电压组合，请与Maxim联系。

用于LCD偏置的升压型DC-DC转换器内置MOSFET，在关断时具有True Shutdown™功能，这意味着在关断期间，输入电源与电感完全断开，因此输出降至0V，而不是保持在比输入电压低一个二极管压降。

$\mu$ P复位输出在COR1输出稳定20ms(典型值)后清除复位状态，以确保顺序启动。此外，COR1稳压器在3.3V主输出稳定前不会启动。本器件还包括一个1%精度的基准和低电池电压监视器。热关断保护用于防止芯片过热。

MAX8594采用3.1V至5.5V电源供电，空载时消耗46 $\mu$ A的电源电流。它采用微型、24引脚、4mm x 4mm薄型QFN封装，可耗散1.67W功率。该器件工作在-40°C至+85°C的温度范围。

## 应用

- PDA
- 数字助理
- 蜂窝与无绳电话
- MP3播放器
- 手持设备

## 定购信息


PART	TEMP RANGE	PIN-PACKAGE
MAX8594ETG	-40°C to +85°C	24 Thin QFN 4mm x 4mm (T2444-4)

True Shutdown是Maxim Integrated Products, Inc.的商标。

## 特性

- ◆ 极少的外部元件
- ◆ 高效降压型DC-DC为CPU核供电
- ◆ 1V/1.3V可选择的核电压，250mA
- ◆ 主LDO输出3.3V、500mA
- ◆ SD卡输出3.3V、500mA
- ◆ 副核LDO输出1.8V、50mA
- ◆ 高效率的LCD升压转换器
- ◆ 关断时，LCD电源输出为0V，True Shutdown
- ◆ 46 $\mu$ A的静态电流

## 典型工作电路



引脚配置位于资料末尾。

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## ABSOLUTE MAXIMUM RATINGS

IN, PV, ENSD, ENC1, ENC2, ENL, $\overline{RS}$ , SDIG,	-0.3V to +6V
LBI, DBI to GND	-0.3V to +6V
LXL to GND	-0.3V to +30V
MAIN, COR1, COR2, REF, LFB, CV, ENM, LBO, DBO,	-0.3V to +0.3V
LXC, SW to GND	-0.3V to ( $V_{IN}$ + 0.3V)
PV to IN	-0.3V to +0.3V
PGND to GND	-0.3V to +0.3V
Current into LXL	300mA RMS
Current out of SW	300mA RMS

Current into LXC	400mA RMS
Output Short-Circuit Duration	Continuous
Continuous Power Dissipation ( $T_A = +70^\circ C$ )	
24-Pin Thin QFN Package	
(derate 20.8mW/ $^\circ C$ above $+70^\circ C$ )	1.67W
Operating Temperature Range	-40°C to +85°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS

( $V_{IN} = V_{PV} = V_{ENSD} = V_{ENC2} = V_{ENL} = V_{ENM} = V_{ENC1} = V_{DBI} = V_{LBI} = V_{CV} = 4.0V$ ,  $T_A = 0^\circ C$  to  $+85^\circ C$ , unless otherwise noted. Typical values are at  $T_A = +25^\circ C$ .)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
<b>GENERAL</b>					
IN, PV Voltage Range		3.1	5.5		V
$V_{IN}$ Complete Shutdown Threshold	$V_{DBI} = V_{IN}$ , $V_{IN}$ falling	2.950	3.0	3.050	V
	$V_{DBI} = V_{IN}$ , $V_{IN}$ rising	3.135	3.3	3.525	
$V_{DBI}$ Complete Shutdown Threshold	$V_{DBI}$ falling	1.234	1.25	1.263	V
	$V_{DBI}$ rising	1.306	1.375	1.478	
$V_{LBI}$ $\overline{LBO}$ Threshold	$V_{LBI}$ rising	1.234	1.25	1.263	V
	$V_{LBI}$ falling	1.103	1.125	1.140	
$V_{IN}$ $\overline{LBO}$ Threshold	$V_{LBI} = V_{IN}$ , $V_{IN}$ falling	3.262	3.33	3.366	V
	$V_{LBI} = V_{IN}$ , $V_{IN}$ rising	3.625	3.7	3.744	
DBI Input Dual Mode™ Threshold	Preset mode, $V_{IN} = 2.9V$	$V_{IN} - 0.3$			V
	ADJ mode, $V_{IN} = 2.9V$	$V_{IN} - 1.2$			
LBI Input Dual-Mode Threshold with Respect to IN	Preset mode, $V_{IN} = 3.2V$	$V_{IN} - 0.3$			V
	ADJ mode, $V_{IN} = 3.2V$	$V_{IN} - 1.2$			
DBI Complete Shutdown Input Program Range	$V_{IN}$ falling	3.0	5.5		V
DBI Input Bias Current	$V_{DBI} = 1.25V$	-50	+50		nA
LBI Input Bias Current	$V_{LBI} = 1.25V$	-50	+50		nA
IN, PV Operating Current	Shutdown (DBI remains on, REF off), $V_{IN} = V_{PV} = V_{DBI} = V_{LBI} = 2.7V$	2	10		$\mu A$
	All off (REF on)	30	55		
	All on; LXL, LXC not switching	130	180		
IN Operating Current	Main on, no load	46	75		$\mu A$
	Main on, no load, COR1 on, LXC not switching	80	110		
	All on except LCD, $V_{ENL} = 0V$ , LXL, LXC not switching	115	160		

Dual Mode 是 Maxim Integrated Products, Inc.的商标。

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{IN} = V_{PV} = V_{ENSD} = V_{ENC2} = V_{ENL} = V_{ENM} = V_{ENC1} = V_{DBI} = V_{LBI} = V_{CV} = 4.0V$ ,  $T_A = 0^{\circ}\text{C}$  to  $+85^{\circ}\text{C}$ , unless otherwise noted.  
Typical values are at  $T_A = +25^{\circ}\text{C}$ .)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
<b>LDOs</b>					
MAIN, SDIG Soft-Start Time		300	600	1200	$\mu\text{s}$
MAIN Output Voltage	$I_{LOAD} = 100\mu\text{A}$ to 300mA, $V_{IN} = 3.6\text{V}$ to 5.5V	3.218	3.3	3.383	V
MAIN Current Limit		550	800	1200	mA
MAIN Dropout Voltage	$I_{LOAD} = 1\text{mA}$		1		mV
	$I_{LOAD} = 300\text{mA}$		210	330	
	$I_{LOAD} = 500\text{mA}$		350	595	
SDIG Output Voltage	$I_{LOAD} = 100\mu\text{A}$ to 200mA, $V_{IN} = 3.6\text{V}$ to 5.5V	3.218	3.3	3.383	V
SDIG Current Limit		525	718	900	mA
SDIG Dropout Voltage	$I_{LOAD} = 1\text{mA}$		0.75		mV
	$I_{LOAD} = 200\text{mA}$		170	300	
	$I_{LOAD} = 500\text{mA}$		525	1010	
SDIG Reverse Leakage Current	$V_{SDIG} = 5.5\text{V}$ , $V_{ENSD} = V_{IN} = 0\text{V}$		7	15	$\mu\text{A}$
COR2 Output Voltage	$I_{LOAD} = 100\mu\text{A}$ to 50mA, $V_{IN} = 3.6\text{V}$ to 5.5V	1.755	1.8	1.845	V
COR2 Current Limit		65	98	150	mA
<b>COR1 PWM BUCK</b>					
COR1 Output Voltage Accuracy	$CV = \text{high}$	1.259	1.3	1.340	V
	$CV = \text{low}$	0.972	1	1.023	
P-Channel On-Resistance	$I_{LXC} = -180\text{mA}$		0.70	1.34	$\Omega$
	$I_{LXC} = -180\text{mA}$ , $V_{PV} = 3.1\text{V}$		0.8	1.58	
N-Channel On-Resistance	$I_{LXC} = 180\text{mA}$		0.25	0.46	$\Omega$
	$I_{LXC} = 180\text{mA}$ , $V_{PV} = 3.1\text{V}$		0.30	0.53	
P-Channel Current-Limit Threshold		-0.50	-0.75	-0.925	A
N-Channel Current-Limit Threshold		-0.50	-0.72	-0.92	A
Minimum On- and Off-Times	$t_{ON(\text{MIN})}$		0.1		$\mu\text{s}$
	$t_{OFF(\text{MIN})}$		0.1		
LXC Leakage Current	$V_{LXC} = 0\text{V}$ , $V_{ENC1} = 0\text{V}$	-10	+0.1	+10	$\mu\text{A}$
<b>REF AND RESET OUTPUT</b>					
REF Voltage Accuracy	$ I_{REF}  = 0.1\mu\text{A}$	1.236	1.25	1.264	V
REF Line Regulation	$3.1\text{V} < V_{IN} < 5.5\text{V}$ , $ I_{REF}  = 0.1\mu\text{A}$		0.1	3	mV
REF Load Regulation	$0.1\mu\text{A} <  I_{REF}  < 10\mu\text{A}$		1	3	mV
RS Deassert Threshold for COR1 Rising	(Note 1)	88.00	90	93.25	%

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{IN} = V_{PV} = V_{ENSD} = V_{ENC2} = V_{ENL} = V_{ENM} = V_{ENC1} = V_{DBI} = V_{LBI} = V_{CV} = 4.0V$ ,  $T_A = 0^{\circ}\text{C}$  to  $+85^{\circ}\text{C}$ , unless otherwise noted.  
Typical values are at  $T_A = +25^{\circ}\text{C}$ .)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
RS Assert Threshold			80		%
RS Deassert Delay		10	20	30	ms
RS Assert Delay	50mV overdrive		5		μs
<b>LCD</b>					
LXL Voltage Range			28		V
LXL Current Limit	$L_1 = 10\mu\text{H}$	195	235	275	mA
LXL On-Resistance			1.7		Ω
LXL Leakage Current	$V_{LXL} = 28\text{V}$		0.2	2	μA
Maximum LXL On-Time		2	3	4	μs
Minimum LXL Off-Time	$V_{LFB} > 1.1\text{V}$	0.8	1	1.2	μs
	$V_{LFB} < 0.8\text{V}$ (soft-start)	3.9	5	6.0	
LFB Feedback Threshold		1.229	1.25	1.270	V
LFB Input Bias Current	$V_{LFB} = 1.3\text{V}$		5	50	nA
SW Off-Leakage Current	$V_{SW} = 0\text{V}$ , $V_{PV} = 5.5\text{V}$ , $V_{ENL} = 0\text{V}$		0.01	1	μA
SW PMOS On-Resistance			1	1.5	Ω
SW PMOS Peak Current Limit			700		mA
SW PMOS Average Current Limit			300		mA
Soft-Start Time	$C_{SW} = 1\mu\text{F}$		0.13		ms
<b>LOGIC</b>					
EN <sub>_</sub> , CV Input Low Level	$V_{IN} = 3.1\text{V}$ to $5.5\text{V}$		0.35		V
EN <sub>_</sub> , CV Input High Level	$V_{IN} = 3.1\text{V}$ to $5.5\text{V}$	1.4			V
EN <sub>_</sub> , CV Input Leakage Current			0.01	1	μA
RS, LB <sub>O</sub> , DB <sub>O</sub> Output Low Level	Sinking 1mA, $V_{IN} = 2.5\text{V}$		0.02	0.1	V
DB <sub>O</sub> Output Low Level	Sinking 100μA, $V_{IN} = 1.0\text{V}$		0.02	0.1	V
RS, LB <sub>O</sub> , DB <sub>O</sub> Output High Leakage	$V_{OUT} = 5.5\text{V}$ , $V_{IN} = 5.5\text{V}$		1		μA
<b>THERMAL PROTECTION</b>					
Thermal-Shutdown Temperature	Rising temperature		+160		°C
Thermal-Shutdown Hysteresis			15		°C

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## ELECTRICAL CHARACTERISTICS

( $V_{IN} = V_{PV} = V_{ENSD} = V_{ENC2} = V_{ENL} = V_{ENM} = V_{ENC1} = V_{DBI} = V_{LBI} = 4.0V$ ,  $T_A = -40^{\circ}\text{C}$  to  $+85^{\circ}\text{C}$ , unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
<b>GENERAL</b>					
IN, PV Voltage Range		3.1	5.5		V
VIN Complete Shutdown Threshold	$V_{DBI} = V_{IN}$ , $V_{IN}$ falling	2.93	3.06		V
	$V_{DBI} = V_{IN}$ , $V_{IN}$ rising	3.135	3.525		
VDBI Complete Shutdown Threshold	$V_{DBI}$ falling	1.228	1.264		V
	$V_{DBI}$ rising	1.306	1.478		
VLBI LBO Threshold	$V_{LBI}$ rising	1.228	1.264		V
	$V_{LBI}$ falling	1.103	1.140		
VIN LBO Threshold	$V_{LBI} = V_{IN}$ , $V_{IN}$ falling	3.248	3.366		V
	$V_{LBI} = V_{IN}$ , $V_{IN}$ rising	3.609	3.744		
DBI Input Dual-Mode Threshold	Preset mode, $V_{IN} = 2.9V$	$V_{IN} - 0.3$			V
	ADJ mode, $V_{IN} = 2.9V$		$V_{IN} - 1.25$		
LBI Input Dual-Mode Threshold with Respect to IN	Preset mode, $V_{IN} = 3.2V$	$V_{IN} - 0.3$			V
	ADJ mode, $V_{IN} = 3.2V$		$V_{IN} - 1.25$		
DBI Complete Shutdown Input Program Range	$V_{IN}$ falling	3.0	5.5		V
DBI Input Bias Current	$V_{DBI} = 1.25V$	-50	+50		nA
LBI Input Bias Current	$V_{LBI} = 1.25V$	-50	+50		nA
IN, PV Operating Current	Shutdown (DBI remains on, REF off), $V_{IN} = V_{PV} = V_{DBI} = V_{LBI} = 2.7V$		10		$\mu\text{A}$
	All off (REF on)		55		
	All on, LXL, LXC not switching		180		
IN Operating Current	Main on, no load		75		$\mu\text{A}$
	Main on, no load, COR1 on, LXC not switching		110		
	All on except LCD, $V_{ENL} = 0V$ , LXL and LXC not switching		160		
<b>LDOs</b>					
MAIN, SDIG Soft-Start Time	Ramp ILIM from 0% to 100%	300	1200		$\mu\text{s}$
MAIN Output Voltage	$I_{LOAD} = 100\mu\text{A}$ to $300\text{mA}$ , $V_{IN} = 3.6V$ to $5.5V$	3.209	3.383		V
MAIN Current Limit		550	1230		mA
MAIN Dropout Voltage	$I_{LOAD} = 300\text{mA}$		330		mV
	$I_{LOAD} = 500\text{mA}$		595		

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{IN} = V_{PV} = V_{ENSD} = V_{ENC2} = V_{ENL} = V_{ENM} = V_{ENC1} = V_{DBI} = V_{LBI} = 4.0\text{V}$ ,  $T_A = -40^\circ\text{C}$  to  $+85^\circ\text{C}$ , unless otherwise noted.) (Note 2)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
SDIG Output Voltage	$I_{LOAD} = 100\mu\text{A}$ to $200\text{mA}$ , $V_{IN} = 3.6\text{V}$ to $5.5\text{V}$	3.212	3.383		V
SDIG Current Limit		485	900		mA
SDIG Dropout Voltage	$I_{LOAD} = 200\text{mA}$		300		mV
	$I_{LOAD} = 500\text{mA}$		1250		
SDIG Reverse Leakage Current	$V_{SDIG} = 5.5\text{V}$ , $V_{ENSD} = V_{IN} = 0\text{V}$		15		$\mu\text{A}$
COR2 Output Voltage	$I_{LOAD} = 100\mu\text{A}$ to $50\text{mA}$ , $V_{IN} = 3.6\text{V}$ to $5.5\text{V}$	1.750	1.845		V
COR2 Current Limit		65	150		mA
<b>COR1 PWM BUCK</b>					
COR1 Output Voltage Accuracy	$CV = \text{high}$	1.255	1.340		V
	$CV = \text{low}$	0.969	1.023		
P-Channel On-Resistance	$I_{LXC} = -180\text{mA}$		1.34		$\Omega$
	$I_{LXC} = -180\text{mA}$ , $V_{PV} = 3.1\text{V}$		1.58		
N-Channel On-Resistance	$I_{LXC} = 180\text{mA}$		0.46		$\Omega$
	$I_{LXC} = 180\text{mA}$ , $V_{PV} = 3.1\text{V}$		0.53		
P-Channel Current-Limit Threshold		-0.500	-0.925		A
N-Channel Current-Limit Threshold		-0.46	-0.92		A
LXC Leakage Current	$V_{PV} = 5.5\text{V}$ , $V_{LXC} = 0\text{V}$ or $V_{PV}$ , $V_{ENC1} = 0\text{V}$	-10	+10		$\mu\text{A}$
<b>REF AND RESET OUTPUT</b>					
REF Voltage Accuracy	$I_{REF} = 0.1\mu\text{A}$	1.229	1.264		V
REF Line Regulation	$3.1\text{V} < V < 5.5\text{V}$ , $I_{REF} = 0.1\mu\text{A}$		3		mV
REF Load Regulation	$0.1\mu\text{A} < I_{REF} < 10\mu\text{A}$		3		mV
$\overline{RS}$ Deassert Threshold for COR1 Rising	(Note 1)	88.00	93.25		%
$\overline{RS}$ Deassert Delay		10	30		ms
<b>LCD</b>					
LXL Voltage Range			28		V
LXL Current Limit	$L_1 = 10\mu\text{H}$	180	280		mA
LXL Leakage Current	$V_{LXL} = 28\text{V}$		2		$\mu\text{A}$
Maximum LXL On-Time		2	4		$\mu\text{s}$
Minimum LXL Off-Time	$V_{LFB} > 1.1\text{V}$	0.8	1.2		$\mu\text{s}$
	$V_{LFB} < 0.8\text{V}$ (soft-start)	3.9	6.0		
LFB Feedback Threshold		1.233	1.270		V
LFB Input Bias Current	$V_{LFB} = 1.3\text{V}$		50		nA
SW Off-Leakage Current	$V_{SW} = 0\text{V}$ , $V_{PV} = 5.5\text{V}$ , $V_{ENL} = 0\text{V}$		1		$\mu\text{A}$
SW PMOS On-Resistance			1.5		$\Omega$

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## ELECTRICAL CHARACTERISTICS (continued)

( $V_{IN} = V_{PV} = V_{ENSD} = V_{ENC2} = V_{ENL} = V_{ENM} = V_{ENC1} = V_{DBI} = V_{LBI} = 4.0V$ ,  $T_A = -40^{\circ}\text{C}$  to  $+85^{\circ}\text{C}$ , unless otherwise noted.) (Note 2)




PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
<b>LOGIC</b>					
EN <sub>_</sub> , CV Input Low Level	$V_{IN} = 3.1V$ to $5.5V$			0.3	V
EN <sub>_</sub> , CV Input High Level	$V_{IN} = 3.1V$ to $5.5V$		1.4		V
EN <sub>_</sub> , CV Input Leakage Current				1	$\mu\text{A}$
RS, LBO, DBO Output Low Level	Sinking 1mA, $V_{IN} = 2.5V$			0.1	V
DBO Output Low Level	Sinking 100 $\mu\text{A}$ , $V_{IN} = 1.0V$			0.1	V
RS, LBO, DBO Output High Leakage	$V_{OUT} = 5.5V$ , $V_{IN} = 5.5V$			1	$\mu\text{A}$

**Note 1:** The reset trip point tracks the COR1 voltage. For example, a minimum reset spec does not occur with a maximum COR1 spec, and a minimum COR1 spec does not occur with a maximum reset spec.

**Note 2:** Specifications to  $-40^{\circ}\text{C}$  are guaranteed by design, not production tested.

## 典型工作特性







(Circuit of Figure 2,  $V_{IN} = 4V$ ,  $T_A = +25^{\circ}\text{C}$ , unless otherwise noted.)



# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 典型工作特性(续)







(Circuit of Figure 2,  $V_{IN} = 4V$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 典型工作特性(续)







(Circuit of Figure 2,  $V_{IN} = 4V$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 典型工作特性(续)





(Circuit of Figure 2,  $V_{IN} = 4V$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 典型工作特性(续)

(Circuit of Figure 2,  $V_{IN} = 4V$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 引脚说明

引脚	名称	功能
1	SDIG	3.3V、500mA LDO输出，用于安全数字卡槽。SDIG具有反向电流保护，在IN引脚没有电源输入时，SDIG可被偏置。在VIN低于DBI阈值、ENSD变低或MAIN超出调节范围的情况下，SDIG输出关断。SDIG关断时输出被放电，放电速率取决于负载与内部反馈电阻（典型值为1.3MΩ）。
2	IN	MAX8594的输入电压。用1μF陶瓷电容将IN旁路至GND。
3	RS	复位输出。 $\overline{RS}$ 是低电平有效的漏极开路输出，COR1进入稳压状态20ms（典型值）后变为高阻状态。MAIN进入稳压状态后，COR1才会导通。若MAIN降至稳压范围以外，则COR1关断，并且 $\overline{RS}$ 变低。若MAIN仍处于稳压状态，则VIN低于DBI阈值时 $\overline{RS}$ 变低。ENC1为低电平时， $\overline{RS}$ 变低。
4	LBO	低电池电压检测器的漏极开路输出。 $\overline{LBO}$ 是低电平有效的漏极开路输出，VIN同时高于DBI与LBI阈值时，LBO进入高阻状态。VIN降至LBI阈值以下时，LBO变低。
5	DBO	电池耗尽检测器漏极开路输出。VIN低于DBI阈值、 $\overline{DBO}$ 与LBO都变低时，所有输出关断，并且MAX8594进入最低的静态电流状态。一旦发生这种情况，直到VIN超出DBI阈值且ENM = 高电平时，MAIN才会再次导通。 $\overline{DBO}$ 是低电平有效的漏极开路输出，VIN超过DBI阈值时， $\overline{DBO}$ 变为高阻状态。
6	DBI	电池耗尽检测器。DBI在任何时候都保持有效。若DBI = IN，则IN下降时DBI阈值为3.0V；IN上升时DBI阈值为3.3V。将DBI连至一个电阻分压器，还可以将DBI阈值调至其它值。见 $\overline{DBO}$ 的说明。
7	LBI	低电池电压检测器。若LBI = IN，则IN下降时LBI阈值为3.33V；IN上升时LBI阈值为3.7V。将LBI连至一个电阻分压器，还可以将LBI阈值调至其它值。见LBO的说明。
8	CV	选择1V或1.3V的COR1输出电压。为得到1.3V的COR1输出，驱动CV为高电平或连接至IN。为得到1V的COR1输出，驱动CV为低电平或连接至GND。
9	ENM	MAIN的使能输入。MAIN达到稳压状态前，其它输出均不导通。若MAIN被拉至稳压范围以外，则所有其它输出均关断， $\overline{RS}$ 变低。VIN低于DBI阈值时，MAIN不能被激活。
10	GND	地。
11	REF	1.25V 1%基准。用0.1μF电容将REF旁路至GND。VIN大于DBI阈值时，REF有效。VIN低于DBI阈值时，REF关断。
12	LFB	LCD反馈输入。将LFB连接至LCD输出与GND之间的电阻分压器网络。反馈阈值为1.25V。在VIN低于DBI阈值、ENL变低或MAIN在稳压范围以外的情况下，LCD关断。这时，LCD输出的放电速率取决于负载与外部反馈电阻（典型值为2.4MΩ）。
13	ENL	LCD（升压调节器）的使能输入。驱动ENL为高电平激活LCD升压功能。驱动ENL为低电平则关断LCD输出。VIN低于DBI阈值或MAIN稳定输出以前，LCD转换器不能被激活。
14	LXL	LCD升压开关。将LXL连接至升压电感与肖特基二极管。见图1。
15	SW	LCD True Shutdown开关输出。SW为LCD升压电感的电源。ENL为高电平时SW导通。为得到最高效率，用4.7μF电容将SW旁路至GND。LCD关断时，SW断开与PV的连接。

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 引脚说明(续)

引脚	名称	功能
16	PV	COR1降压转换器与LCD True Shutdown开关的电源输入。将IN连接至PV。
17	PGND	电源地。
18	LXC	COR1开关节点。将LXC连接至COR1电感，见图1。
19	ENC1	主核降压转换器(COR1)使能输入。驱动ENC1为高电平使COR1导通，低电平将使其关断。 $V_{IN}$ 低于DBI阈值或MAIN稳定输出前，COR1不能被激活。
20	ENSD	安全数字卡(SDIG)电源的使能输入。驱动ENSD为低电平使SDIG关断，高电平将使其导通。 $V_{IN}$ 低于DBI阈值或MAIN稳定输出前，SDIG不能被激活。
21	COR1	COR1输出的反馈检测输入。在 $V_{IN}$ 低于DBI阈值、ENC1变低或MAIN在稳压范围以外的情况下，COR1关断。这时，输出通过LXC经由内部 $1M\Omega$ (典型值)电阻放电。
22	ENC2	副核LDO(COR2)的使能输入。驱动ENC2为高电平使COR2导通，低电平使其关断。 $V_{IN}$ 低于DBI阈值，或MAIN稳定输出以前，COR2不能被激活。 $V_{IN}$ 大于DBI阈值并且MAIN处于稳压范围内，COR2可以被激活。
23	COR2	1.8V, 50mA LDO输出，用于副核。在 $V_{IN}$ 低于DBI阈值、ENC2变低或MAIN在稳压范围以外的情况下，COR2关断。COR2输出的放电速率取决于负载与内部反馈电阻(典型值 $700k\Omega$ )。
24	MAIN	3.3V, 500mA LDO输出，用于主电源。当 $V_{IN}$ 低于DBI阈值或ENM变低时，MAIN输出关断。这时，输出的放电速率取决于负载与内部反馈电阻(典型值 $1.3M\Omega$ )。
—	EP	裸露焊盘。接至地，以增强功率耗散。

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA




图1. 带充电器的典型应用

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA




图2. 原理图

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 详细说明

### COR1降压DC-DC转换器

COR1调节器采用专有的滞回PWM控制降压转换器，可以提供大于250mA的电流。输出电压可以通过CV设定为1V或1.3V。

在中等负载至重载下，COR1工作在固定频率脉宽调制的低噪声PWM模式。由固定频率工作产生的开关谐波是不变的，很容易被滤波。在轻载下(<30mA)，COR1工作在效率增强的Idle Mode™下，在该模式下，转换器仅在负载需要供电时工作。

### 线性稳压器

主逻辑电路、安全数字(SD)卡槽，以及CODEC分别由三个LDO供电：

- MAIN — 确保提供500mA的3.3V电源，电流上限的典型值为800mA。
- SDIG — 确保为SD卡提供500mA的3.3V电源，电流上限的典型值为718mA。
- COR2 — 确保为CODEC核提供50mA的1.8V电源，电流上限的典型值为98mA。

注意，受稳压器的压差限制，MAIN与SDIG可能无法在任何输入电压下都能提供额定输出电流。MAIN稳压器的压差电阻典型值为0.7Ω(500mA下压降为350mV)；SDIG稳压器的压差电阻典型值为0.85Ω(500mA下压降为525mV)。

所有电压输出都有独立的使能端(ENM、ENL、ENS、ENC1与ENC2)。不过，MAIN稳定输出之前，其它输出都不导通。 $V_{IN}$ 超过DBI阈值后，MAIN才被激活。SDIG关断时，反向电流被阻断，因此IN没有电源输入时，SDIG输出可由外部偏置。SDIG处3.3V下的漏电流典型值为3μA。

### LCD DC-DC升压

MAX8594包含一个为LCD偏置提供的低电流、高电压升压型DC-DC转换器。最高可输出28V，并可以用外部元件提供的模拟或PWM控制信号进行调节。

当ENL为低电平时，SW为LCD提供输出断电控制(关断)。输入电源关断功能适用于关断状态下需要输出电压降至0V(True Shutdown)的应用。若不需要True Shutdown，可直接将升压电感连接至PV，旁路SW开关，并去掉SW的旁路电容(图1中的C7)。

### 系统休眠

$V_{DBI} < 1.25V$ (或DBI = IN时 $V_{IN} = 3.0V$ ，图1)时，所有稳压输出关断。 $V_{DBI} > 1.375V$ (或DBI = IN时 $V_{IN} = 3.3V$ )时，MAX8594恢复正常工作状态。

### 复位输出( $\overline{RS}$ )

当COR1下降至设定电平的20%以下时，复位 $\overline{RS}$ 变低。 $\overline{RS}$ 是漏极开路的低电平有效输出。在 $\overline{RS}$ 到接收复位信号的逻辑电源之间连接一个上拉电阻。COR1至少稳定输出10ms后， $\overline{RS}$ 回到高电平。加上有效输入电源时，MAIN输出首先启动(若ENM = 高电平)，其它输出随后启动(若EN\_ = 高电平)。电源与输出顺序见图3。




图3. 输入电压上升与下降时的电源顺序。注意此 $V_{IN}$ 阈值指的是LBI和DBI直接与 $V_{IN}$ 连接的情况。其它阈值可用电阻设定。

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 电源顺序

随着 $V_{IN}$ 从0V开始增加，顺序如下：

- 1) DBI比较器始终导通。 $V_{IN} = 0.7V$ 左右， $\overline{DBO}$ 、 $\overline{LBO}$ 与 $\overline{RS}$ 被拉低。MAIN、SDIG、COR1、COR2与LCD关断。
- 2)  $V_{IN}$ 升至DBI阈值以上(若 $DBI = IN$ 则为3.3V)时， $\overline{DBO}$ 立即进入高阻状态，并且器件导通。若 $ENM = HIGH$ ，则MAIN LDO打开。
- 3) 当MAIN输出达到其电压标称值的90%或2.97V时，所有其它有效的稳压器均打开。
- 4) COR1达到其电压标称值的90%以后20ms， $\overline{RS}$ 进入高阻状态。
- 5)  $V_{IN}$ 升至LBI阈值以上(若 $LBI = IN$ 则为3.7V)时， $\overline{LBO}$ 进入高阻状态。

随着IN下降，顺序如下：

- 1)  $V_{IN}$ 降至LBO阈值(若 $LBI = IN$ 则为3.33V)时， $\overline{LBO}$ 被拉至GND。
- 2) 若在MAIN输出降至2.838V之前， $V_{IN}$ 先降至DBI阈值(若 $LBI = IN$ 则为3.0V)，则 $\overline{DBO}$ 与 $\overline{RS}$ 变低，所有稳压器关断，器件进入关断状态。
- 3) 若在IN降至DBI阈值(若 $DBI = IN$ 则为3.0V)之前，MAIN输出降至低于其电压标称值的86%(2.838V)，则 $\overline{RS}$ 被拉至GND，并且关断所有输出，但MAIN保持导通(低压差状态)且 $\overline{DBO}$ 保持高电平，直到IN降至DBI阈值。

## 应用信息

### COR1降压输出

#### COR1电感

推荐使用饱和电流至少为500mA的2.2 $\mu$ H电感。负载电流较低时，电感电流的额定值可以降低。为了获得最高的效率，电感的DC电阻应尽可能低。请注意，不同厂商、不同型号电感磁芯材料不同，会导致效率的不同。

## COR1电容

推荐使用陶瓷输入与输出电容。为了在宽温度范围内获得最高稳定性，请使用电介质为X5R或X7R的电容，这些电容具有低ESR与低温度系数。

为了减小输出电压纹波，对COR1输出电容C6(图1)有一定要求，多数应用中推荐使用2.2 $\mu$ F。

由于降压转换器输入电流的脉动特性，需要低ESR的输入电容对输入电压滤波，并减小对其它电路的干扰。输入电容C5(图1)在开关频率点的等效阻抗应非常低。多数应用中PV引脚推荐使用最小值为4.7 $\mu$ F的电容。为了进一步改善输入滤波性能，可以增大输入电容。

## LDO输出电容 (MAIN、SDIG、COR2)

为了在满载与全温度范围内稳定工作，MAX8594的每个LDO都需要输出电容。每个输出电容的推荐值见图1。为降低噪声并改善负载瞬态响应，可以使用最大10 $\mu$ F的大输出电容。表贴陶瓷电容的ESR非常低，10 $\mu$ F以下的各种容值都较常见。推荐使用的电介质为X7R与X5R。请注意有些陶瓷电介质，如Z5U与Y5V，随温度变化其电容量与ESR变化较大，为保持温度范围内的稳定性，则需要使用大于推荐值的电容。

## 设定LBI与DBI

DBI与LBI监测输入电压(通常是电池)，并触发 $\overline{DBO}$ 与 $\overline{LBO}$ 输出。当LBI、DBI与IN连接时，LBI与DBI的阈值由内部设定。对上升的输入电压，当 $V_{IN}$ 超出3.3V时， $\overline{DBO}$ 变高，当 $V_{IN}$ 超过3.7V时， $\overline{LBO}$ 变高。对下降的输入电压，当 $V_{IN}$ 降至低于3.3V时， $\overline{LBO}$ 变低，当 $V_{IN}$ 降至低于3.0V时， $\overline{DBO}$ 变低(另见Electrical Characteristics表与图3)。另外，LBI与DBI阈值还可以用外部电阻来设定，如图4、图5所示。

## 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA




图4. 用三个外部电阻设定DBI与LBI阈值

图4中，一个三电阻分压器按以下公式设定DBI与LBI阈值(图中为电压下降时阈值的设定)。分压器中最下面的电阻(图4中的R5)在100kΩ与250kΩ之间选择。上面的两个分压电阻值是各个阈值(下降)的函数：

$$R3 = R5 \times \frac{V_{LBFAULT}}{1.125} \times \left(1 - \frac{1.25}{V_{DBFAULT}}\right)$$

$$R4 = R5 \times \frac{1.25 \times V_{LBFAULT}}{1.125 \times V_{DBFAULT}} - 1$$

式中  $V_{DBFAULT}$  与  $V_{LBFAULT}$  分别是触发  $\overline{DBO}$  与  $\overline{LBO}$  输出的下降阈值。一旦选定了这些阈值，则可以计算DBI与LBI的上升阈值：

$$V_{DBRISE} = 1.375 \times \frac{R3 + R4 + R5}{R4 + R5}$$

$$V_{LBRUISE} = 1.25 \times \frac{R3 + R4 + R5}{R5}$$

另外，LBI与DBI还可以用独立的电阻分压器来设定。电阻计算更简单，并且两种设置之间不会互相影响，但是需要增添一个电阻，由于额外的电阻负载，从电池吸取




图5. 用四个电阻设定DBI与LBI阈值

的电流也要稍高一些。每个分压器中下面的电阻(图5中的R7与R9)在100kΩ与250kΩ之间选择。上面的分压电阻是每个阈值(下降)的函数：

$$R6 = R7 \times \left( \frac{V_{DBFAULT}}{1.25} - 1 \right)$$

$$R8 = R9 \times \left( \frac{V_{LBFAULT}}{1.125} - 1 \right)$$

式中  $V_{DBFAULT}$  与  $V_{LBFAULT}$  分别是触发  $\overline{DBO}$  与  $\overline{LBO}$  输出的下降阈值。一旦选定了这些阈值，则可以计算DBI与LBI的上升阈值：

$$V_{DBRISE} = 1.375 \times \frac{R6 + R7}{R7}$$

$$V_{LBRUISE} = 1.25 \times \frac{R8 + R9}{R9}$$

请注意，低电池电压阈值设定不能低于电池耗尽阈值，这是因为  $\overline{DBO}$  与  $\overline{LBO}$  都是自动被拉低，当低于DBI阈值时(电压变低)器件被关断。

## 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA




图6. 用DAC调节输出电压

### LCD升压输出

#### LCD电感

LCD升压设计可在很宽的范围内选择电感值(4.7μH至150μH)。给定串联电阻或饱和电流时，小的电感值通常对应小的外形尺寸。在给定负载下，较小的电感值使LX的开关频率更高，但在低负载电流时会降低效率。较大的电感值在给定负载下开关频率较低，可以降低开关损耗，但更高的DC电阻会降低效率。注意，对于大于43μH的电感，到达LXL最大导通时间(3μs)前，电感峰值电流不会达到250mA。这降低了输出电流，但可能会提高轻载效率。一个10μH电感可以实现较好的平衡，并在多数应用中工作良好。电感的额定饱和电流应大于开关峰值电流(250mA)。

#### LCD二极管

推荐使用额定电流为250mA或更高的肖特基二极管，如MBR0530或Nihon EP05Q03L。二极管的额定反向击穿电压必须大于LCD的输出电压。

#### LCD电容

对多数应用，应使用1μF陶瓷输出电容。这样得到的输出纹波峰-峰值通常为30mV。另外，使用1μF电容旁路IN，使用4.7μF陶瓷电容旁路SW。连接在输出与LFB之间的LCD前馈电容可在较宽的电池电压范围内改善稳定性。对多数应用，47pF电容就足够了，不过，PC板布局布线会影响该电容的最佳值。

### 设定LCD电压

在LCD输出与LFB之间连接一个分压器(见图1)，可以调节输出电压。R2在10kΩ与200kΩ之间选择，然后根据下式计算R1：

$$R1 = R2 \times \left( \frac{V_{OUT}}{V_{LFB}} - 1 \right)$$

式中  $V_{LFB} = 1.25V$ ， $V_{OUT}$  取值范围为  $V_{IN}$  至 28V。LFB 的输入偏置电流典型值仅为 5nA，可以使用大阻值的电阻。对低于 1% 的误差，流经 R2 的电流应大于反馈输入偏置电流( $I_{LFB}$ )的 100 倍。

### LCD调节

LCD升压输出可以用DAC或PWM信号进行数字调节。

#### DAC调节

在分压电路里增加DAC与电阻 $R_D$ ，为 $V_{OUT}$ 提供DAC调节。要确保 $V_{OUT(MAX)}$ 不超出LCD面板的额定值。输出电压( $V_{OUT}$ )是DAC电压( $V_{DOUT}$ )的函数，可按下式计算：

$$V_{OUT} = 1.25 \times \left( 1 + \left( \frac{R1}{R2} \right) \right) + \frac{(1.25 - V_{DOUT}) \times R1}{R_D}$$

## 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

### 使用PWM信号

许多微处理器都可以产生PWM输出。PWM输出是基于16位或8位计数器的数字输出，可编程调节其占空比。在许多应用中，PWM输出可以用来调节MAX8594的输出，如图7所示。

电路由PWM信号源、电容C11、电阻R<sub>D</sub>与R<sub>W</sub>组成。为了分析PWM电路的传递函数，最简单的方法是将其简化为Thevenin等效电路。Thevenin电压可用下式计算：

$$V_{THEV} = (D \times V_{OH}) + (1 - D) \times V_{OL}$$

式中D是PWM信号的占空比，V<sub>OH</sub>是PWM输出的高电平(通常为3.3V)，V<sub>OL</sub>是PWM信号的低电平(通常为0V)。对CMOS逻辑，上式可简化为：

$$V_{THEV} = D \times V_{DD}$$

式中V<sub>DD</sub>是PWM输出的逻辑高电平电压值。Thevenin阻抗是电阻R<sub>W</sub>与R<sub>D</sub>之和：

$$R_{THEV} = R_D + R_W$$

输出电压(V<sub>OUT</sub>)是PWM平均电压(V<sub>THEV</sub>)的函数：

$$V_{OUT} = 1.25 \times \left(1 + \left(\frac{R_1}{R_2}\right)\right) + \frac{(1.25 - V_{THEV}) \times R_1}{R_{THEV}}$$

使用PWM调节的方法时，R<sub>D</sub>将电容与MAX8594的反馈回路隔离。该低通滤波的截止频率定义为：

$$f_C = \frac{1}{2 \times \pi \times R_{THEV} \times C_{11}}$$

为了减小输出中的AC纹波，截止频率应至少比PWM频率低两个十倍频程。

一个值得重视的问题是由滤波电容C11初始充电引起的导通瞬态过程。该电容与R<sub>THEV</sub>一起形成的时间常数，能使输出初始电压高于预定值。可通过选择比R1、R2阻值高得多的R<sub>D</sub>减小该过冲。另外，还可以简单利用μP控制在PWM电压稳定前禁用LCD。




图7. PWM控制LCD偏置

### PC板布局与接地

为了降低地线抖动与噪声，仔细的PC板布局非常关键。应保证MAX8594的地引脚与输入输出电容接地引线距离小于0.2in(5mm)。另外，应保证所有与LFB、COR1、LXC、LXL的连接尽可能短。尤其是外部反馈电阻应尽可能靠近LFB。为了减小输出电压纹波，并提高输出功率与效率，应使用一个地平面，并将PGND与裸露的焊盘直接焊接到地平面。布局实例可参考MAX8594评估板。

### 散热注意事项

在多数应用中，电路分布在多层板上，建议充分使用这四层或更多的层面。为了散热，将薄型QFN封装裸露的背面焊盘连接至大的地平面，最好是能获得良好空气流动的电路板表层。典型应用中使用多个地平面来降低热阻。应避免大的AC电流流经地平面。


# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

## 芯片信息

## 引脚配置

TRANSISTOR COUNT: 3436

PROCESS: BiCMOS




MAX8594

# 5路输出PMIC，提供DC-DC核电源， 用于低成本PDA

MAX8594

封装信息

(本数据资料提供的封装图可能不是最近的规格，如需最近的封装外型信息，请查询 [www.maxim-ic.com.cn/packages](http://www.maxim-ic.com.cn/packages)。)



COMMON DIMENSIONS										EXPOSED PAD VARIATIONS													
PKG	12L 4x4			16L 4x4			20L 4x4			24L 4x4			28L 4x4			PKG CODES	D2	E2	DOWN BONDS ALLOWED				
REF.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.	MIN.	ND.	MAX.	MIN.	ND.	MAX.		
A	0.79	0.79	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	T1244-1	1.95	2.10	2.25	1.95	2.10	2.25	ND
A1	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	0.0	0.02	0.05	T1244-2	1.95	2.10	2.25	1.95	2.10	2.25	NO
A2	0.20	REF	0.20	REF	0.20	REF	0.20	REF	0.20	REF	0.20	REF	0.20	REF	0.20	T1244-3	1.95	2.10	2.25	1.95	2.10	2.25	YES
b	0.25	0.30	0.35	0.25	0.30	0.35	0.20	0.25	0.30	0.18	0.23	0.30	0.15	0.20	0.25	T1244-4	1.95	2.10	2.25	1.95	2.10	2.25	NO
B	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T1644-1	1.95	2.10	2.25	1.95	2.10	2.25	YES
E	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	3.90	4.00	4.10	T1644-2	1.95	2.10	2.25	1.95	2.10	2.25	NO
e	0.80	REF	0.80	REF	0.80	REF	0.80	REF	0.80	REF	0.80	REF	0.80	REF	0.80	T1644-3	1.95	2.10	2.25	1.95	2.10	2.25	YES
K	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	0.25	-	-	T2444-1	1.95	2.10	2.25	1.95	2.10	2.25	NO
L	0.45	0.55	0.65	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.30	0.40	0.50	T2444-2	1.95	2.10	2.25	1.95	2.10	2.25	YES
N	12	-	-	16	-	-	20	-	-	24	-	-	28	-	-	T2444-3	1.95	2.10	2.25	1.95	2.10	2.25	NO
ND	3	-	-	4	-	-	5	-	-	6	-	-	7	-	-	T2444-4	1.95	2.10	2.25	1.95	2.10	2.25	YES
NE	3	-	-	4	-	-	5	-	-	6	-	-	7	-	-	T2444-5	1.95	2.10	2.25	1.95	2.10	2.25	YES
WGGC	-	-	-	WGGB	-	-	WGCD-1	-	-	WGCD-2	-	-	WGGE	-	-	T2444-6	1.95	2.10	2.25	1.95	2.10	2.25	NO

NOTES:

1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
2. ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.
3. N IS THE TOTAL NUMBER OF TERMINALS.
4. THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JEDEC 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
5. DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.
6. ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
8. COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
9. DRAWING CONFORMS TO JEDEC WO220, EXCEPT FOR T2444-1, T2444-3, T2444-4 AND T2444-5.
10. MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY.
11. COPLANARITY SHALL NOT EXCEED 0.08mm
12. WARPAGE SHALL NOT EXCEED 0.10mm
13. LEAD CENTERLINES TO BE AT TRUE POSITION AS DEFINED BY BASIC DIMENSION "e", ±0.05.

DRAWING NOT TO SCALE-

Maxim 不对 Maxim 产品以外的任何电路使用负责，也不提供其专利许可。Maxim 保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

22 Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 2004 Maxim Integrated Products

Printed USA

MAXIM 是 Maxim Integrated Products, Inc. 的注册商标。