



# AN-6756\_JA FAN6756の低待機電力フライバック電源への応用

# 1. 概要

電子機器の待機時消費電力が環境に与える影響を懸念し、低 待機電力への要求が高まっています。フェアチャイルドの FAN6756は、少ない外部部品数で、待機時および無負荷時の 消費電力を大幅に減少させる革新的なmWSaver<sup>™</sup> テクノロジ を採用した新世代のグリーンモードPWM コントローラです。 mWSaver<sup>™</sup> テクノロジの一部として新たに開発された AX-CAP<sup>™</sup> 技術は優れた検出機能と内蔵放電回路により、X-キャパシタのブリーダ抵抗を必要とせず、EMI フィルタにお ける消費電力の削減を可能にします。 無負荷、或いは極め て軽い負荷の場合、デバイスはスタンバイモードで動作し、 スイッチング周波数を低く抑え、さらにICへの供給電圧を最 小にして、大幅にスイッチング損失を低減します。 スタンバ イモードでの極めて低い動作電流と合わせて、PWMコントロ ーラ自身の消費電力も非常に低く抑えられています。

このアプリケーションノートはFAN6756を例に取り、フライ バック方式の電源設計の手順をステップごとに説明していき ます。また、トランスの設計、および外部部品の選定方法に ついても説明します。



日本語アプリケーションノートはあくまでも参考資料として提供されています。製品 のご検討およびご採用に際しましては、必ず最新の英文アプリケーションノートにて ご確認をお願いいたします。

# 2. 設計手順

ここでは、**Error! Reference source not found**.の回路図を参照 しながら設計手順を説明します。 出力65W / 19Vのオフライ ンスイッチモードパワーサプライ(SMPS)を設計例として選択 しました。 より詳しいフライバックトランスの設計方法に関 しては、AN-4140 – Transformer Design Consideration for Offline Flyback Converters Using Fairchild Power Switch (FPSTM)を参照 してください。

## Step 1 - 定格入力電力 (P<sub>IN</sub>)の概算

#### パラメータの定義:

- 公称出力電力: Po<sup>NOM</sup>
- 最大負荷時の推定効率: η

#### 設計ヒント:

参照するデータが無い場合、低電圧出力アプリケーションに対しては η=0.7~0.75、高電圧出力アプリケーションではη=0.8~0.85 を使用します。

#### 設計例:

- $P_O^{NOM} = 65W (19V / 3.42A)$
- $\eta = 0.85$

$$P_{IN} = \frac{P_O^{NOM}}{\eta} = \frac{65}{0.85} = 76.5 \text{ (W)}$$

#### Step 2 - 入力コンデンサ (C<sub>IN</sub>) 、及び入力電圧範囲 (V<sub>IN</sub><sup>MIN</sup>, V<sub>IN</sub><sup>MAX</sup>) を決める

#### パラメータの定義:

- ライン電圧範囲:  $V_{LINE}^{MIN}$  and  $V_{LINE}^{MAX}$
- ライン周波数: *f*<sub>L</sub>
- 図2で定義されるライン電圧のリップルファクタ: D<sub>CH</sub>



#### 図2.入力コンデンサ電圧波形

#### 設計ヒント:

- 入力コンデンサの値はユニバーサル入力電圧範囲(85~265 V<sub>RMS</sub>)ではピーク入力電力1ワット当たり1.5~2µF、ヨーロッパ入力電圧範囲(195~265 V<sub>RMS</sub>)ではピーク入力 電力1ワット当たり0.7~0.8µF が標準的に使用されます。
- *D<sub>CH</sub>*は使用する入力コンデンサの値に依存します。標準 的には 0.2を使用します。

#### 設計例:

- $V_{LINE}^{MIN} = 90 \text{ V}_{\text{RMS}}, V_{LINE}^{MAX} = 264 \text{ V}_{\text{RMS}}$
- $f_L = 60 \text{Hz}$
- $D_{CH} = 0.2$
- C<sub>IN</sub>=120μF

$$V_{IN}^{MIN} = \sqrt{2 \cdot \left(V_{LINE}^{MIN}\right)^2 - \frac{P_{IN} \cdot \left(1 - D_{CH}\right)}{C_{IN} \cdot f_L}}$$
$$= \sqrt{2 \cdot \left(90\right)^2 - \frac{76.5 \cdot \left(1 - 0.2\right)}{120 \times 10^{-6} \cdot 60}} = 88V$$

$$V_{IN}^{MAX} = \sqrt{2} \cdot V_{LINE}^{MAX} = \sqrt{2} \cdot 264 = 373V$$

## Step 3 – 最大デューティ比 (*D<sub>MAX</sub>*) と MOSFET 電圧公 称値(*V<sub>DS</sub><sup>NOM</sup>*) を決める

#### パラメータの定義:

出力から一次側に反射する電圧(図 3参照):V<sub>RO</sub>



図 3. MOSFET V<sub>DS</sub>標準値波形

#### 設計ヒント:

- *V<sub>RO</sub>*は、MOSFET及び出力側ダイオードに加わる電圧ストレス値のトレードオフにより決まります。
- 通常、ユニバーサル入力電圧範囲のアプリケーションでは650V MOSFET が使用されます。V<sub>IN</sub><sup>MAX</sup> が373Vであることから、V<sub>DS</sub><sup>NOM</sup> をMOSFET 定格電圧の68~72%である440~470Vになるように選ぶと、V<sub>RO</sub>は70~100V となります。
- *V<sub>DS</sub>*の電圧スパイクは、トランスの漏れインダクタンス に比例するため、漏れインダクタンスを小さくすること によりスパイクを低減することが出来ます。

#### 設計例:

• 
$$V_{RO} = 95V$$
  
 $D_{MAX} = \frac{V_{RO}}{V_{RO} + V_{IN}^{MIN}} = \frac{95}{95 + 88} = 0.52$   
 $V_{DS}^{NOM} = V_{IN}^{MAX} + V_{RO} = 373 + 95 = 468 (V)$ 

## Step 4 – トランスー次側インダクタンス(L<sub>M</sub>)を決める

## パラメータの定義:

- 一次側スイッチング電流のリップルファクタ(図4参照):
   *K<sub>RF</sub>*
- 最大負荷時のスイッチング周波数: fs<sup>MAX</sup>



#### 図 4. MOSFET 標準電流波形

#### 設計ヒント:

- リップルファクタ K<sub>RF</sub>の値はトランスサイズおよび MOSFET 実効値電流に強く関連しています。
- K<sub>RF</sub>を小さくすることで、実効電流値を低くし導通損失 を小さくすることが可能ですが、トランスサイズは大き くなります。
- 実際には、ユニバーサル入力範囲では、K<sub>RF</sub>=0.3~0.6、 ヨーロッパ入力範囲では、K<sub>RF</sub>=0.4~0.8 にするのが一 般的です。

#### 設計例:

- $K_{RF} = 0.41$
- $f_S^{MAX} = 65 \text{kHz}$

$$L_{M} = \frac{(V_{IN}^{MIN} \cdot D_{MAX})^{2}}{2 \cdot P_{IN} \cdot f_{S}^{MAX} \cdot K_{RF}}$$
$$= \frac{(88 \cdot 0.52)^{2}}{2 \cdot 76.5 \cdot 65 \times 10^{3} \cdot 0.41} = 513 \,(\mu \text{H})$$

# Step 5 - MOSFET実効値電流 (I<sub>DS</sub><sup>RMS</sup>)の算出

#### パラメータの定義:

- MOSFET平均電流: I<sub>EDC</sub>
- MOSFET電流のリップル: *ΔI* (図 4参照)

## 設計例:

$$I_{EDC} = \frac{P_{IN}}{V_{IN}^{MIN} \cdot D_{MAX}} = \frac{76.5}{88 \cdot 0.52} = 1.67 \text{ (A)}$$
$$\Delta I = \frac{V_{IN}^{MIN} \cdot D_{MAX}}{L_M \cdot f_S^{MAX}} = \frac{88 \cdot 0.52}{513 \times 10^{-6} \cdot 65 \times 10^3} = 1.372 \text{ (A)}$$
$$I_{DS}^{RMS} = \sqrt{\left[3 \cdot (I_{EDC})^2 + \left(\frac{\Delta I}{2}\right)^2\right] \cdot \frac{D_{MAX}}{3}}$$
$$= \sqrt{\left[3 \cdot (1.67)^2 + (0.686)^2\right] \cdot \frac{0.52}{3}} = 1.24 \text{ (A)}$$

## Step 6 - センス抵抗値 (R<sub>SENSE</sub>)を導く

 $R_{SENSE}$ の値は電流制限レベル $V_{LIMIT}$ との関係で決まるので、  $R_{SENSE}$ を決めるには $V_{LIMIT}$ の特性を知ることが必要です。図5 に示すように、 $V_{LIMIT}$ はACラインのピーク電圧 $V_{LINE}^{PK}$ を検 出することにより決定されます。ライン電圧は $R_{HV}$ とIC内 部にある抵抗 $R_{LS}$ で分圧されてサンプリングされ、 $V_{LIMIT}$ は次 式により与えられます。

$$V_{LIMIT} = \frac{V_{LIMIT-H} - V_{LIMIT-L}}{2} \cdot \frac{R_{LS}}{R_{HV}} \cdot V_{LINE}^{PK} + \frac{3 \cdot V_{LMIT-L} - V_{LIMIT-H}}{2}$$
(1)

 $V_{LIMIT-H}$ 及び  $V_{LIMIT-L}$ は、 $V_{LIMIT}$ <sup>PK</sup> がそれぞれ 366V 及び 122V の時の電流制限レベルの値です。



図 5. HVピン 機能ブロック図

#### パラメータの定義:

- ライン入力電圧のピーク値: V<sub>LINE</sub><sup>PK</sup>
- *V<sub>LINE</sub><sup>PK</sup>*が366Vの時の電流制限レベル:*V<sub>LIMIT-H</sub>*
- *V<sub>LINE</sub><sup>PK</sup>*が122Vの時の電流制限レベル:*V<sub>LIMIT-L</sub>*
- HV ピンに接続される外部抵抗値: *R<sub>HV</sub>*
- 内部サンプリング抵抗: *R<sub>LS</sub>*
- スイッチング周波数: fs
- MOSFET ピーク電流: $I_{DS}^{PK}$
- 過負荷保護(OPP)動作時のMOSFET ピーク電流: I<sub>DS-OPP</sub><sup>PK</sup>
- 過負荷保護(OPP)動作時の出力電力: Po-opp

#### 設計ヒント:

- *R*<sub>SENSE</sub> はパルス毎の電流制限しきい値を基に決定されます。
- P<sub>o</sub><sup>OPP</sup>は、公称負荷電力の115-135%に設定します。まず 最小入力ライン電圧と R<sub>HV</sub>抵抗200kΩを用いて過負荷保 護レベルのチェックを行い、その後、全ライン電圧範囲 にわたってチェックをします。最後にR<sub>SENSE</sub>を微調整し、 P<sub>o</sub><sup>NOM</sup>に対しP<sub>o</sub><sup>OPP</sup>が 115-135%になるようにします。
- 図 6 にFAN6756のスイッチング周波数の変調特性を示し ます。システムが周波数下降領域( $V_{FB-N}$ から $V_{FB-G}$ にか けて)にある場合、スイッチング周波数がフィードバッ ク電圧 $V_{FB}$ とともに変化する為、ピーク電流値の算出は 複雑になります。したがって、出力電力が $P_0^{OPP}$ に近い 場合は、 $V_{FB}$ が $V_{FB-N}$ より大きいことを確認して下さい。 また、 $V_{FB}$ が $V_{FB-N}$ より大きい場合、スイッチング周波数 はハイライン/ロー・ライン共に同じなので、ハイ/ロー・ ライン補正はより正確に行われます。



#### 設計例:

- $V_{LIMIT-H} = 0.39V$
- $V_{LIMIT-L} = 0.46 V$
- $R_{LS} = 1.6 \mathrm{k}\Omega$
- $R_{HV} = 200 \mathrm{k}\Omega$
- $V_{LINE}^{PK} = 127V$
- $P_O^{OPP} = 74.8 W$

R<sub>SENSE</sub> は次式により求めることができます。

$$R_{SENSE} = \frac{V_{LIMIT}}{I_{DS-OPP}}$$
(2)

入力ライン電圧にはV<sub>LINE</sub><sup>MIN</sup>のピーク値を用いて、式1より:

$$V_{LIMIT} = \frac{0.39 - 0.46}{2} \cdot \frac{1.6 \times 10^3}{200 \times 10^3} \cdot 127 + \frac{3 \cdot 0.46 - 0.39}{2}$$
  
= 0.46 (V)

CCMモードの場合:

$$I_{DS}^{PK} = \frac{P_{IN} \cdot (V_{IN} + V_{RO})}{V_{IN} \cdot V_{RO}} + \frac{V_{IN} \cdot V_{RO}}{2 \cdot L_{M} \cdot f_{S} \cdot (V_{IN} + V_{RO})}$$
(3)

DCMモードの場合:

$$I_{DS}^{PK} = \sqrt{\frac{2 \cdot P_{IN}}{f_S \cdot L_M}} \tag{4}$$

入力電圧が最小の時、公称出力条件に対しコンバータが CCM 或いは DCM で動作しているかは次式で決まります:

CCM: 
$$\sqrt{2 \cdot P_{IN} \cdot L_M \cdot f_s} \cdot \frac{V_{IN}^{MIN} + V_{RO}}{V_{IN}^{MIN} \cdot V_{RO}} > 1$$
  
DCM:  $\sqrt{2 \cdot P_{IN} \cdot L_M \cdot f_s} \cdot \frac{V_{IN}^{MIN} + V_{RO}}{V_{IN}^{MIN} \cdot V_{RO}} < 1$ 

過負荷保護(OPP)状態はCCMモードで動作している場合に発 生するよう電源設計を行うことが推奨されます。従って、

$$P_{IN} = \frac{P_o^{OPP}}{\eta}$$
、及び  $f_{S} = f_S^{MAX}$ を式(3) に代入して

$$I_{DS-OPP}^{PK} = \frac{74.8}{0.85 \cdot 0.52 \cdot 88} + \frac{0.52 \cdot 88}{2 \cdot 513 \times 10^{-6} \cdot 65 \times 10^{3}}$$
$$= 2.61 (A)$$

$$R_{SENSE} = \frac{V_{LIMIT}}{I_{DS-OPP}} = \frac{0.46}{2.61} = 0.176 \,(\Omega)$$

# Step 7 – 一次側最小巻数 (N<sub>P</sub><sup>MIN</sup>)を決める

パラメータの定義:

- *L<sub>M</sub>*の最大磁束密度: *B<sub>SAT</sub>*
- *L<sub>M</sub>*の有効断面積: *A<sub>e</sub>*

設計ヒント:

巻き数を少なくすることで、巻線による導通損失を小さくすることが可能ですが、コアが飽和しやすくなります。
 従って、コアの飽和と導通損失とのトレードオフにより、
 巻き数を決めることになります。

## 設計例:

- $B_{SAT} = 0.33$  Tesla
  - $A_e = 98 \text{mm}^2$

$$P_{IN} = \frac{P_O^{NOM}}{\eta}$$
を式(3)に代入し、

$$I_{DS}^{PK} = 2.36 \text{ A}$$

4

$$N_{P}^{MIN} = \frac{L_{M} \cdot I_{DS}^{PK}}{B_{SAT} \cdot A_{e}} \times 10^{6}$$
$$= \frac{513 \times 10^{-6} \cdot 2.36}{0.33 \cdot 98} \times 10^{6} = 37.4 \,(\cancel{P} - \cancel{P})$$

*N<sub>P</sub>*は整数なので、38 ターンとします。

© 2011 Fairchild Semiconductor Corporation Rev. 1.0.0 • 3/22/12

## Step 8 – トランス二次側の巻線数(N<sub>s</sub>) 及び 補助巻線数 (N<sub>A</sub>)を決める

#### パラメータの定義:

- N<sub>S</sub> に対するN<sub>P</sub>の巻線比: n
- 出力側ダイオード順方向電圧: V<sub>F</sub>
- *V<sub>DD</sub>*供給用ダイオード順方向電圧: *V<sub>FA</sub>*
- V<sub>DD</sub> 電圧公称值: V<sub>DD-OP</sub>

## 設計ヒント:

- 最終的に、*N<sub>P</sub>*が*N<sub>P</sub><sup>MIN</sup>*の値以上になるように*N<sub>P</sub>*及び*N<sub>S</sub>*の 整数値を決定します。
- 動作可能なV<sub>DD-OP</sub>の値は11-22V、標準的には16Vに設定 します。

#### 設計例:

- $V_F = 1V$
- $V_{FA} = 1 V$
- $V_{DD-OP} = 16V$

$$n = \frac{N_P}{N_S} = \frac{V_{RO}}{V_O + V_F} = \frac{95}{19 + 1} = 4.75$$

$$N_S = \frac{N_P}{n} = \frac{38}{4.75} = 8$$
 (turns)

$$N_A = \frac{V_{DD-OP} + V_{FA}}{V_O + V_F} \cdot N_S = \frac{16+1}{19+1} \cdot 8 = 6.8 \text{ (turns)}$$

 $N_A$ は整数なので、7ターンに設定します。この時 $V_{DD-OP}$ は16.5Vになりますが、十分に動作電圧範囲内です。



図7. 簡素化したトランス回路図

# Step 9 – 実効値電流を基にそれぞれの巻線の径を決める

#### パラメータの定義:

トランス二次側実効値電流: *I<sub>SEC</sub><sup>RMS</sup>*

#### 設計ヒント:

 巻線が長い場合(>1m)、一般的に電流密度の値を6~ 10A/mm<sup>2</sup>とします。

- ・ 巻数が少なく、線長が短い場合には、電流密度を8
   ~14A/mm<sup>2</sup>の範囲にします。
- 一次/二次間のカップリングを確実にし、漏れインダク タンスを小さくする為、すべてのレイヤーは巻線で埋ま るようにして下さい。

#### 設計例:

$$I_{SEC}^{RMS} = n \cdot I_{DS}^{RMS} \cdot \sqrt{\frac{1 - D_{MAX}}{D_{MAX}}}$$
$$= 4.75 \cdot 1.24 \cdot \sqrt{\frac{1 - 0.52}{0.52}} = 5.66 \text{ (A)}$$

ここで $D_{MAX}$ および $I_{DS}^{RMS}$ は、それぞれ Step 3、及び Step 5 で求めた値です。

最終的に一次巻線および二次巻線の線径を、それぞれ、0.5mm (6.3A/mm<sup>2</sup>)、 0.9mm (8.9A/mm<sup>2</sup>) に設定します。

## Step 10 - 出力ダイオードの選択

#### パラメータの定義:

- 計算により求められた出力整流ダイオードの最大繰り返し逆電圧: V<sub>DO</sub>
- 選択された出力ダイオードの最大繰り返し逆電圧規格値:
   *V<sub>RRM</sub>*
- 選択された出力ダイオードの最大順方向電流の規格値: I<sub>F</sub>

#### 設計ヒント:

 出力ダイオードを選択する際は、V<sub>RRM</sub>とI<sub>F</sub>の規格値に注 意して下さい。V<sub>RRM</sub>はV<sub>DO</sub>に比べ1.3倍以上、また、I<sub>F</sub>は I<sub>SEC</sub><sup>RMS</sup>に対し1.5倍以上であることが必要です。

#### 設計例:

$$V_{DO} = V_{O} + \frac{V_{IN}^{MAX}}{n} = 19 + \frac{373}{4.75} = 98 \text{ (V)}$$

$$V_{_{RRM}} > 1.3 \times V_{_{DO}} = 127 \text{ (V)}$$

 $I_{_F} > 1.5 \times I_{_{SEC}}^{_{RMS}} = 8.5$  (A)

最終的に、150V-20Aのダイオードを選択します。

#### Step 11 – フィードバック回路の設計

FAN6756 は図8.に示すように、電流モードの制御回路を採用 しています。一般的にオプトカプラ (例:H11A817A) と、 シャントレギュレータ (例:KA431) でフィードバック回路 を形成します。フィードバック電圧をセンス電流の情報と比 較することで、スイッチングのデューティ比を制御します。 フィードバック回路の設計は、周波数特性の解析と深く関連 しており、これまで多くのフェアチャイルド・アプリケーシ ョンノートに記載されています。スタンバイモードへの移行、 或いは復帰する際のパワーレベルは、フィードバック電圧に 依存しますので、このセクションではループ特性がどのよう にスタンバイモードと関わっているかを説明します。



図 8. フィードバック位相補償回路

無負荷、或いは負荷が非常に軽い場合、FAN6756は更に電力 消費を抑える為、スタンバイモードに移行します。それは図 9 に示すように、バーストモードにおいて、バーストスイッ チングの後、10秒以上スイッチングしない期間が3回連続す ることが条件となります。 無負荷であってもバーストスイ ッチング周波数が高い場合のように、FAN6756 がスタンバイ モードに入らない時は、*C<sub>FB</sub>* 或いは *R<sub>D</sub>* を増加させ制御周波 数帯域を低下させることで、バースト周波数を低くして下さ い。

ダイナミックに負荷が変化している状況でスタンバイモード に移行するのを避けるため900msのタイマーが設定されてい ます。 この期間に連続して104回以上のスイッチング動作が 行われた場合、 FAN6756 はスタンバイモードには入りませ ん。

例えば無負荷のような状況で、バーストモードのスイッチン グが無い期間にV<sub>FB</sub>が0.75Vを超えることで予期せずスタンバ イモードから復帰してしまうような場合、一次側のオプトカ プラのソース電流を増加させて下さい。その為の一つの方法 は高い電流伝達比(CTR)のオプトカプラを使用することです。 その他、最小カソード電流値が極めて低いシャントレギュレ ータの使用は避けるか、または、出力からシャントレギュ レータのカソード側に接続されている抵抗を取り除くか、抵 抗値を増加させて下さい。



#### Step 12 – スナバ回路の設計

MOSFET がオフした時、トランスの漏れインダクタンス( $L_k$ ) と MOSFET の出力容量( $C_{OSS}$ )で共振することにより、高い電圧 のスパイクがドレイン - ソース間に発生します。MOSFETを、 アバランシェ降伏から保護するためスナバ回路が必要になり ます。従来の RCD スナバ回路を 図 10 に示します。スナバ回 路設計のより詳細な情報はAN-4147 — "Design Guidelines for RCD Snubber of Flyback Converters"を参照して下さい。



図 10. 標準的なRCD スナバ回路とV<sub>DS</sub> 波形

RCD スナバ回路により、漏れインダクタンスに蓄えられるエ ネルギーはR<sub>SN</sub>を通して吸収、消費されます。 消費電力は次 式で求まります。

$$P_{SN} = \frac{1}{2} \cdot f_{S} \cdot L_{lk} \cdot (I_{DS}^{PK})^{2} \cdot \frac{V_{SN}}{V_{OS}}$$
(5)

パワー損失を低減する為に効果的な方法は、漏れインダクタ ンスを小さくすることです。適正な形状のトランスを使用し、 パワーループのレイアウト・パターンを最小にします。また、 低スタンバイ電力にする他の方法は、図11のように*R<sub>SN</sub>とC<sub>SN</sub>* の代わりに過渡電圧サプレッサ(TVS)、*ZD<sub>SN</sub>を*使用するこ とです。RCDスナバ回路では、スナバ電圧はドレイン電流と 共に変化しますが、TVS はドレイン電流の値に関わらずスナ バ電圧を一定に保ちます。従って、TVS はRCD スナバ回路に 比べ軽負荷時にパワー損失が小さくなります。



パラメータの定義:

ZD<sub>SN</sub>の耐圧:V<sub>BR</sub>

#### 設計ヒント:

- ユニバーサル入力電圧用フライバック電源の場合、一般 的に650V MOSFET を使用します。
- *V<sub>DS</sub>*の最大値は通常、MOSFET 定格の80~85%以下に設定します。

#### 設計例:

$$V_{BR} = 0.8 \cdot 650 - V_{IN}^{MAX} = 520 - 373 = 147 \text{ (V)}$$

従って、150V または200V TVS を選択します。

#### Step 13 - HV抵抗 (*R<sub>HV</sub>*)、及び V<sub>DD</sub> ホールドアップ・ コンデンサ (*C<sub>DD</sub>*)の値を決定

図 5に示すように、HV ピンはスタートアップ、ブラウンイ ン/アウト、ハイ/ロー・ライン制御、AX-CAP<sup>TM</sup>ディスチャ ージ等の機能に関わっています。 $R_{HV}$ の値を決める際、ブラ ウンイン/アウトのレベル、及びハイ/ロー・ライン補正制御 を考慮する必要があります。

#### ブラウン・イン/アウト

HV ピンは外部抵抗( $R_{HV}$ ) と、スイッチを介した内部抵抗( $R_{LS}$ ) により抵抗分割をして AC ライン電圧をモニタします。内部 のピーク電圧検出回路によりそのピーク電圧値を DC レベル としてホールドします。ブラウンイン、ブラウンアウトしき い値は、次式で決まります。

$$V_{BROWN-IN} = \frac{R_{HV}}{200 \times 10^3} \cdot \frac{V_{AC-ON}}{\sqrt{2}} \text{ (RMS)}$$
(6)

$$V_{BROWN-OUT} = \frac{R_{HV}}{200 \times 10^3} \cdot \frac{V_{AC-OFF}}{\sqrt{2}} \text{ (RMS)}$$
(7)

ここで、 $V_{AC-OF}$ 及び $V_{AC-OFF}$ は、それぞれ 110V と 100V です。 通常ブラウンインレベルは約 80V<sub>AC</sub>に設定さるので、 $R_{HV}$ は 200k $\Omega$ を推奨します。ブラウンアウトレベルは式 7 より求め られ、70V<sub>AC</sub>になります。ブラウンイン/アウトレベルと、 $R_{HV}$ の関係を図 12 に示します。



図 12. ブラウンイン/アウトレベルとR<sub>HV</sub>

ブラウンイン/アウトレベルは $R_{HV}$ によって調整可能ですが、 リニアなライン電圧補正を得る為、その値を150kΩから250kΩ の間にすることを推奨します。また、 $R_{HV}$ を小さくし過ぎる と正確なサンプリングができなくなり、 $R_{HV}$ が大きいと、ス タートアップ時間、及びX-キャパシタの放電時間が長くなり ます。また、スタンバイモード時にはブラウンアウト機能は 動作しません。

## ハイライン/ローライン補正回路

 $R_{HV}$ の値は式 1に示すようにピーク電流制限を設定する  $V_{LIMIT}$ にも影響します。従って、 $R_{HV}$ の値を決める場合ブラウンイン/アウトと過負荷保護(OPP)レベル双方を考慮に入れる必要があります。 $R_{HV}$ を変化させた時、 $V_{LIMIT}$ の値がシフトする様子を図 13.に示します。 $V_{LIMIT}$ を決めると、Step 6に述べたように $R_{SENSE}$ は OPP レベルの値を基に計算できます。



図 13. VLIMIT とライン電圧の関係

#### スタートアップ

図 14 に示すように電源回路に AC ライン電圧が加わると、 内部の電流源によりスタートアップ抵抗 $R_{HV}$ を通してホール ドアップ・コンデンサ  $C_{DD}$ が充電されます。 $V_{DD}$ 電位が しき い値  $V_{DD-ON}$  に達すると PWM コントローラが動作を開始し、 電流源はスイッチにより遮断され、トランスの補助巻き線に より電流が供給されます。



図 14. 標準スタートアップ波形

#### パラメータの定義:

- V<sub>DD</sub>ホールドアップ・コンデンサ: C<sub>DD</sub>.
- HV端子を通してC<sub>DD</sub>がV<sub>DD-ON</sub>まで充電されるのに必要な
   時間: t<sub>START</sub>.
- 出力立ち上がり時間: tvo.RISE.

#### 設計ヒント:

- スタートアップ時 V<sub>DD</sub> が6.5V 以下にならないように、 C<sub>DD</sub> はできるだけ大きい値にして下さい。V<sub>DD</sub> が 6.5V以 下になると、図 15に示すようにFAN6756はUVLO 回路に よりゲートドライブ出力をオフさせます。
- 図 16 に示すようにバーストモード周波数はV<sub>DD</sub> 値により制御されるので、C<sub>DD</sub>の値が大きいと、バースト周波数は低下します。バースト周波数が低いことによる長所はスタンバイモードでの電力損失が低減することです。しかし、低いバースト周波数では、スタンバイモード時、出力に現れるリップルは大きくなります。
- *t<sub>START</sub>* で表されるスタートアップ時間の標準的な値は 2 ~3秒です。 スタートアップ時間の規格を満足するよう に*C<sub>DD</sub>* を選んでください。



設計例:

$$C_{DD} < \left[\frac{R_{HV}}{t_{START}} \cdot \ln \frac{V_{ILINE}}{V_{LINE}} \cdot 2\sqrt{2} / \pi}{V_{LINE}}\right]^{-1}$$
$$= \left(\frac{200 \times 10^3}{3} \cdot \ln \frac{90 \cdot 2\sqrt{2} / \pi}{90 \cdot 2\sqrt{2} / \pi}\right)^{-1} = 64 \times 10^{-6} \text{ (F)}$$

スタートアップ時間のマージンを考慮し、 $C_{DD}$ の値は 47  $\mu$ F とします。

## X-キャパシタ 放電時間の見積り

FAN6756 はライン電圧を検出し、AX-CAP<sup>TM</sup> 放電回路を駆動 するタイミングを決定します。図 17 に X-キャパシタの放電 タイミングを示します。軽負荷時にはサンプリング損失低減 の為 HV サンプリング回路はその動作を  $t_{SREST}$ の間停止しま す。 $t_{SREST}$ の最大値は約 160ms であり、電源コンセントを抜 いてから X-キャパシタ電位が  $V_{LINE}$ <sup>PK</sup> の 37% になるまでの最 大放電時間は次式により求まります:

$$t_{\text{DIS}}^{\text{TOTAL}} = t_{\text{S-REST}}^{\text{MAX}} + t_{\text{D-HV-DIS}} + t_{\text{VDD-DIS}} + t_{\text{XCAP-DIS}}$$
(8)

ここで、 $t_{S-REST}^{MAX}$ は $t_{S-REST}$ の最大値、 $t_{D-HV-DIS}$ はAX-CAPTM 放 電回路を起動する時のデバウンス時間で約40msです。 $t_{VDD-DIS}$ は $C_{DD}$ の放電時間、 $t_{XCAP-DIS}$ はX-キャパシタの放電時間です。

*C*<sub>DD</sub>はIC内部の1mA電流源により放電され、放電時間 *t*<sub>VDD-DIS</sub> は次式で計算できます:

$$t_{v_{DD-DIS}} = \frac{C_{DD} \cdot (\frac{N_{A}}{N_{S}} \cdot V_{o} - V_{DD-OFF})}{1 \times 10^{-3}}$$
(9)

ここで、 $V_{DD-OFF}$ は約11Vです。 $V_{DD}$ が $V_{DD-OFF}$ まで低下すると、 HVは $C_{DD}$ の充電を開始します。電源プラグは抜かれている状態なので、X-キャパシタに残っているエネルギーは放電されます。放電時間 $t_{XCAP-DIS}$ は次式で計算できます:

$$t_{xCAP.DIS} \approx -R_{HV} \cdot C_{x} \cdot \ln(\frac{V_{IN} \times 37\%}{V_{IN} - V_{DD_{-}OFF}})$$
(10)

パラメータを 式 9 及び式 10 に代入して *t<sub>VDD-DIS</sub> と t<sub>XCAP-DIS</sub>を* 求めます:

$$t_{VDD-DIS} = \frac{47 \times 10^{-6} \cdot (\frac{7}{8} \cdot 19 - 11)}{1 \times 10^{-3}} = 264 \times 10^{-3} \text{ (Sec.)}$$
$$t_{XCAP-DIS} \approx -200 \times 10^3 \cdot 0.33 \times 10^{-6} \cdot \ln(\frac{373 \times 37\%}{373 - 11})$$
$$= 64 \times 10^{-3} \text{ (Sec.)}$$

従って、最大入力電圧、及び  $t_{S-REST}$ の最大値を考慮に入れ、  $t_{DIS}^{TOTAL}$ は 528ms になります。また、X-キャパシタの値は放 電時間のマージンを考慮して  $0.5\mu$ Fを超えないようにして下 さい。



#### 過熱保護(OTP)用 RTピン シリーズ抵抗(R<sub>A</sub>, R<sub>NTC</sub>)

RT端子により過熱保護(OTP)の設定を調整することが可能で す。また、この端子は外部からのトリガ入力用の端子にもな ります。過熱保護アプリケーションでは、通常、NTCサーミ スタ $R_{NTC}$ を外部抵抗 $R_A$ とシリーズにして図 18. に示すよう にRT ピン - グランド間に接続します。内部電流源  $I_{RT}$ (100 $\mu$ A) によりRTに発生する電圧は、次式で求まります:

$$V_{RT} = I_{RT} \cdot (R_{NTC} + R_A) \tag{11}$$

 $V_{RT}$ は内部で5Vにクランプされます。 周囲温度が高くなった 場合、 $R_{NTC}$ は減少し、 $V_{RT}$ は低下します。  $V_{RT}$ の値が、 $t_{D-OTPI}$ (14.5ms)を超える期間  $V_{RTTHI}$  (1.035V)を下回った場合、OTP が トリガされ、FAN6756 はラッチモードの保護状態になります。 OTPはスタンバイモード時には、動作しませんのでご注意く ださい。

また、ラッチモード保護回路はトランジスタ、或いは、オプ トカプラによりRT ピンの電位を下げることでトリガすること が可能です。 $V_{RT}$ の値が $V_{RTTH2}$ (0.7V)を $t_{D-OTP2}$ (185 $\mu$ s)の期間下 回ると、FAN6756のラッチモード保護回路がトリガされます。

OTPを使用しない場合は、ノイズによる影響を防ぐため 100k $\Omega$ の抵抗をRTピン - グランド間に接続することを推奨します。 フィルタ用コンデンサ $C_{RT}$ をこれらの抵抗と並列にRTピンに 接続する場合は、RTピン電位が0.7Vに上昇するまでの時間が 185 $\mu$ sを超えないようご注意下さい。そうでない場合、スタ ートアップが正常に終了する前に、ラッチ保護回路が動作す る可能性があります。



#### 設計例:

100kΩ NTCサーミスタのデータシートによると、100°C での 抵抗値はおよそ4.3kΩです。式11により:

$$R_A = \frac{V_{RT}}{I_{RT}} - R_{NTC}$$
$$= \frac{1.035}{100 \times 10^{-6}} - 4.3 \times 10^3 = 6.1 \times 10^3 \ (\Omega)$$

$$V_{RT}(t)\Big|_{t=185\mu} = 5 \cdot (1 - e^{-C_{RT} \cdot 100k}) > 0.7$$

即ち、

 $C_{RT} < 12 \times 10^{-9} (F)$ 

ノイズフィルタ用 $C_{RT}$ は  $\ln$ Fに決定します。

# SENSE ピン用RCフィルタ

MOSFET スイッチ時におけるターンオン・スパイクは内蔵の ブランキング回路により  $t_{LEB}$ (280ns)の間ブランクされますが、 図 19 に示すようにノイズ除去のため  $R_{LPF} \ge C_{LPF}$ で構成され るローパスフィルタを挿入することを推奨します。電流セン ス波形に影響を与えずにターンオン、ターンオフノイズを除 去することが肝心であり、ここでは  $R_{LPF} \ge C_{LPF}$ はそれぞれ、



# トラブル・シューティング

#### エラー・トリガを防ぐ センス端子短絡保護回路

FAN6756は有限電源(LPS)評価試験に対する保護回路を備えています。 電流センス抵抗の短絡から電源回路を保護するため、FAN6756は電流センス電圧が低下した場合、比較的デューティ比が大きい場合でも、シャットダウンします。図20に示すように、電流センス電圧は、ゲートがオンしてから $t_{ON-SSCP}$ (4.55 $\mu$ s)後にサンプルされます。もしサンプル電圧( $V_{S-CS}$ )が、連続して11スイッチングサイクル(170 $\mu$ s)の間 $V_{SSCP}$ より低い場合、FAN6756は直ちにシャットダウンされます。 $V_{SSCP}$ は売イン電圧に対しリニアに変化し、 $V_{LINE}$ <sup>PK</sup>が 366Vの場合、 $V_{SSCP}$ の標準値は100mV ( $V_{SSCP-H}$ )です。



図 20. センス端子短絡検出波形

短絡保護への誤トリガリングを防ぐため、短絡状態の場合を 除いて、センス端子電圧 V<sub>SENSE</sub>,は t<sub>ON-SSCP</sub>時に、V<sub>S-CS</sub> 以下に ならないようにして下さい。最小入力電圧を考慮して、t<sub>ON-SSCP</sub> 時のセンス端子電圧は次式で与えられます:

$$V_{SENSE}\Big|_{t_{ON}=t_{ON}-SSCP} = I_{DS}^{PK} \cdot R_{CS} > V_{S-CS}$$
(12)

ここで、 $I_{ON-SSCP}$ にはローライン入力に対応し最小値4 $\mu$ sを使用 します。 $I_{DS}^{PK}$ はシステムの動作条件により、CCM またはDCM の場合に対して、それぞれ、式 3 及び式4から求めることが できます。 $V_{S-CS}$ は、ローライン入力条件におけるSSCPレベル の最大値で、データシートにあるように70mVです。システム がDCMで動作しているとして、式12を確認します:

 $V_{SENSE} = \frac{88 \cdot 4 \times 10^{-6} \cdot 0.176}{513 \times 10^{-6}} = 120 \times 10^{-3} > 70 \times 10^{-3}$ 

低入力条件に関しては、スタートアップ、パワーオフ、ブラ ウンイン/アウト、または、ACサイクル・ドロップテスト等、 様々な場合について注意を払うことが必要です。V<sub>SENSE</sub>がV<sub>SCS</sub> より低い場合:

- 入力コンデンサの容量を大きくします。大容量の入力コンデンサはDCバス電圧のリップルを低減し実質的に V<sub>IN</sub><sup>MIN</sup>の増加につながります。
- 一次側のインダクタンスを減らします。但し、過負荷保 護(OPP)状態に対して*R<sub>SENSE</sub>*を減少させることになるの で、それほど効果は期待できません。

#### ハイライン、ローラインとOPP

CCM モードで動作中に過負荷保護(OPP)状態になった 場合、出力電流は次式で表されます:

$$I_O^{OPP} = \frac{\eta}{V_O} \cdot \left(\frac{V_{LIMIT} \cdot V_{IN} \cdot D}{R_{SENSE}} - \frac{V_{IN}^2 \cdot D^2}{2 \cdot L_M \cdot f_S}\right)$$
(13)

ここで、*V<sub>LIMIT</sub>*は式1から求められ、*D*はPWMデュー ティ比で次式で与えられます:

$$D = \frac{V_{RO}}{V_{IN} + V_{RO}} \tag{14}$$

公称出力電力に対する過負荷の比率と、式13から得られるライン電圧との関係は図21のようになり、過負荷状態でのパワーレベルを知ることができます。



図 21. 過負荷状態の比率とライン電圧との関係

## 3. 回路図

これまでの設計例を要約します。主要なシステム上の規格、 および主要な設計パラメータを、それぞれ、表1、表2に示し ます。最終的な回路図を図22に示します。

#### 表 1. システム規格

入力		
入力電圧範囲	90-264V <sub>AC</sub>	
ライン周波数範囲	47-63Hz	
出力		
出力電圧 (Vo)	19V	
公称出力 (P。 <sup>NOM</sup> )	65W	

## 表 2. トランス設計パラメータ

一次側巻線数 (N <sub>P</sub> )	38
二次側巻線数(Ns)	8
補助巻線数(NA)	7
一次側インダクタンス (L <sub>M</sub> )	513µH
スイッチング周波数(fs)	65kHz



#### 図 22. 設計例の最終回路図

# 実験ノート

電源回路の調整作業、はんだ付けを行う場合は、前もって、 一次側のバルクコンデンサの電荷を外部抵抗を通して放電し て下さい。はんだ作業中に PWM IC が、外部からの高電圧に より破壊する恐れがあります。 デバイスは ESD 放電による影響を受けやすいので、製造上 での歩留まり向上の為、製造ラインは以下に示す規格に準じ た ESD 保護の対策をされることを推奨します。

ANSI ESD S1.1, ESD S1.4, ESD S7.1, ESD STM 12.1, EOS/ESD S6.1 $_{\circ}$ 

# 4. プリント基板(PCB)レイアウト

高いdv/dt 或いは di/dtで変化する電圧、電流を扱うSMPS設計 において、PCBのレイアウトデザインは大変重要になります。 優れたPCBレイアウトは 余分なEMIを低減し、サージ或いは ESD から電源回路を保護します。図 23 にグランド・パター ンのレイアウト方法を示します。

#### ガイドライン:

- より優れた EMI 耐性を確保し、ライン周波数のリップル 成分を抑制する為、ブリッジ整流回路の出力は最初にC<sub>IN</sub> に直結して接続し、次にスイッチング回路に接続します。
- 高周波パワーループは C<sub>IN</sub> TF1 Q<sub>1</sub> R<sub>SENSE</sub> C<sub>IN</sub>で形成されます。このループで囲まれる面積は出来るだけ小さくして下さい。パターンは短く(特に GND4→1)、直線的に太くします。Q<sub>1</sub>ドレイン、及びスナバ回路周辺の高電圧パターンは無用な干渉を防ぐためにコントロール回路から離してレイアウトします。Q<sub>1</sub>にヒートシンクを使用する場合、EMI対策としてヒートシンクはグランドに接続してください。
- GND3 で示されるコントロール回路のグランドを最初に まとめて接続し、次に他の回路に接続します。
- GND2 で表示した補助巻線、D<sub>DD</sub>、及び C<sub>DD</sub> で囲まれた 面積は出来るだけ小さくなるようにして下さい。

- デカップリング効果を高める為、C<sub>LPF</sub>はFAN6756の直近
   に配置して下さい。
- コントロール回路はESD放電経路には配置しないで下さい。
- 一次側と二次側との間にはY-キャパシタが必要です。Y-キャパシタを一次側のグランドパターン (GND5) に接続 する場合は、BD<sub>1</sub>のグランド側、或いは、C<sub>IN</sub> (GND1)に 直接接続して下さい。
- コモンモードチョークの使用、或いは、Y-キャパシタに 先端放電パターンを設けることは、高周波インピーダン スを下げESD 耐量を高める効果があります。但し、二つ の先端部分の沿面距離は適用される基準を十分満たして 離れていることが必要です。
- 以下に、それぞれ、長所が異なる二つの提案を示します:
- スター・グランド接続 (GND3→1, 4→1, and 2→1) 或いは、GND3→2→4→1 のようなパターン。このような場合、センス信号にとって、共通インピーダンスによる影響を受けにくい長所があります。
- GND3→2→1及びGND4→1: このようなグランドパター ンは、アース接地が得られないような状況ではESDに対 しては有利でしょう。 ESD 放電経路は、トランス二次 側から浮遊容量を介して最初にGND2 に達し、その後、 GND2 からGND1を通り、メイン電源に戻ると考えられ ます。



図 23. PCBグランドパターン レイアウト

# 5. 関連情報

<u>FAN6756 — mWSaver<sup>TM</sup> PWM Controller</u>

#### 注意事項

フェアチャイルドセミコンダクタは、本書に記載したすべての製品に対して、信頼性、機能、及びデザインを改善する為に予告なしに変更する権利を所有しています。また、フェアチャイルドは ここに記載した製品或いは回路の使用及び応用に起因するいかなる債務を負うものではなく、また、当社の特許権または第三者の権利に基づくライセンスを許諾するものではありません。

生命維持装置への使用について

フェアチャイルドセミコンダクタの製品はフェアチャイルドセミコンダクタコーポレーション社長の書面による承諾がない限り生命維持装置 または生命維持システム内の重要な部品に使用することは認められていません。

ここで、

- 生命維持装置または生命維持システムとは、(a)外科的に体内に埋め込まれて使用されることを意図したもの、(b)生命を維持或いは支持するもの、(c)ラベルに表示された使用法に従って適切に使用された場合にその不具合が使用者に重大な損傷をもたらすことが合理的に予想されるもの、をいいます。
- 重要な部品とは、生命維持装置或いは生命維持システム内のあらゆる部 品を指し、これらの不具合が生命維持装置或いは生命維持システムの不 具合の原因に、またはその安全性および効果に影響を及ぼす原因になる ものと合理的に予想されるものをいいます。